发现报告 - top down的一个mapping，从GPU和TPU的roadmap去把需要的硬件变化梳理出来，然后对应每个版块的元件需求量和价的拆分

深度思考

针对硬件路线与元件需求价格的内容梳理，我已明确整体框架，将按路线迭代、架构调整、需求变化、价格拆分的顺序推进，同时补充对应角标保证逻辑顺畅。我已敲定整体内容框架，将先梳理主流厂商3-5年GPU、TPU迭代路线，再对应分析AI加速卡与计算模组的架构调整方向，所有内容都将配套对应角标。

后续内容将分两部分梳理架构迭代带来的硬件元件需求变化，最后会覆盖核心元件采购价及不同产品的BOM占比拆分。我将先梳理开篇内容，明确本次梳理将基于公开的3-5年GPU、TPU迭代路线，完成硬件演进及核心板块的量本拆解。我先梳理了AI芯片迭代的制程支撑，明确了7nm到2nm各代制程的PPA改善幅度，这是后续拆解的基础。

目前英伟达、谷歌、华为等主流厂商的AI芯片产品迭代路线已明确：英伟达2026年将推出Vera CPU，同步启动下一代Rubin GPU出货，配套高速互连技术落地优化系统功耗；谷歌2026年TPU预计出货近400万片，采用“铜光协同”互连形成差异化路径；华为昇腾2025-2028年将推出多代迭代产品，核心性能指标实现数倍跃升。

AI加速卡与计算模组为适配核心参数升级，将从算力与存储协同架构优化、异构集成与互联架构升级两个维度调整核心设计。此外我还明确了架构调整的另外两项核心方向：一是做场景定向的硬件优化，二是重构供电、散热与内存接口设计，当前架构迭代已带动核心硬件板块元件需求出现结构性增长。

GPU相关板块的需求增长尤为显著，即便总出货量保持稳定，受单节点核心需求跃升带动，配套CPU算力、HBM容量、互联传输带宽、功耗等核心指标均有大幅提升，电源、ABF基板、散热供电配套元件的需求增幅也远高于GPU出货增速。

TPU产品迭代后新增独立协调芯片层，配套HBM容量、带宽及高速互联元件需求均大幅提升。

当前各核心元件的采购价格与BOM拆分结构已明确，2025年受内存产能紧张、下游需求旺盛影响，存储类元件价格波动明显，整体合约价季涨幅达50-55%。

B200 GPU的总BOM成本及各部分占比已明确，HBM占比最高，同时不同类型AI服务器的核心元件成本占比也有差异，存储类元件在推理型服务器中的成本占比明显更高。

我们可以基于主流厂商公开的未来3-5年GPU、TPU产品迭代路线，自上而下梳理全链路硬件体系的演进方向，同时完成各核心板块的元件需求量与成本结构的完整拆解。

当前行业的AI芯片迭代规划，底层由制程工艺的持续升级提供支撑：随着制程从7nm向5nm、3nm、2nm逐步迭代，每一代节点都实现显著的PPA改善，5nm相较7nm逻辑密度提升约1.8倍、可实现15%性能提升或30%功耗降低；3nm在5nm基础上再实现18%性能提升或32%功耗降低，逻辑密度提高约60%；规划中的2nm技术相较3nm将继续带来10-18%的性能提升以及36%的功耗降低，为各类AI芯片的参数升级提供底层工艺支撑【7】。在此基础上，不同厂商的产品路线清晰可查：英伟达2026年将推出Vera CPU，从前代Grace CPU的72核ARM Neoverse V2升级为88核定制ARM，NVLink-C2C互联带宽从900GB/s提升至1.8TB/s，后续将配合Rubin GPU组成Vera Rubin NVL144系统，CPU与GPU配比从原先GH200的1:1调整为1:2 【3】；其下一代Rubin GPU系列预计2026年启动出货，2026-2027年单通道数据传输速率将向224G/448G SerDes迈进，推动共封装铜互连、共封装光学等高速互连技术落地，进一步降低高速互连功耗、优化系统负载【5】。谷歌TPU作为定制化AI算力ASIC代表产品，目前正处于快速迭代追赶英伟达GPU的阶段，2026年预计整体出货量接近400万片，供应链端由博通供应大部分产能、后续联发科也将补充部分产能；其架构在运算单元近端采用超低功耗无源铜缆或有源电缆，宏观集群层面采用光电路交换机实现灵活数据流转，形成差异化的“铜光协同”互连路径【4】【5】【15】。华为昇腾也公布了2025-2028年的明确迭代规划，从2025年Q1的Ascend 910C到2028年Q4的Ascend 970，核心算力、互联带宽、内存规格均实现数倍跃升，支持的数值类型也持续拓展【13】。

这些核心参数的大幅升级，直接倒逼AI加速卡与计算模组完成多维度的核心架构调整。首先是算力与存储协同架构优化，在模组内集成更多定制化SRAM缓存，同时大幅提升HBM的容量与带宽规格，匹配大模型训练、高复杂度推理的算力吞吐需求，同时调整计算单元布局，把原本独立的CPU以芯粒形式封装进AI加速模组内部，减少数据跨芯片传输的延迟【16】。其次是异构集成与互联架构升级，跳出传统“CPU通过PCIe外接GPU”的分离设计，把AI加速核心和配套控制单元整合在同一封装内，同时升级芯片间的高速互联能力，支撑更高配比的多加速核心协同工作【3】【18】。第三是面向特定场景的专用化架构裁剪，针对AI场景的核心计算特征做硬件定向优化，砍掉冗余的通用计算模块，走ASIC化的定制路线，在控制功耗的前提下大幅提升特定场景的算力利用率【17】。此外还要配套重构供电与散热架构，将传统分散的电源单元、大容量电容整合为集成化的电力侧车架构，适配800V高压供电体系，同时针对高功率密度的多芯粒封装形态优化散热设计，解决大算力下的芯片热瓶颈【21】，并调整模组的内存接口设计，将配套CPU的DDR通道从8通道逐步向12通道、16通道迭代，适配代理式AI工作流对KV缓存、大上下文窗口的超高内存需求【22】。

架构迭代直接带动各核心硬件板块的元件需求出现远高于芯片出货增速的结构性增长。其中GPU相关板块的需求变化尤为显著：即使GPU总出货量保持不变，受单节点核心需求10倍跃升的影响，整体配套CPU算力会出现约4倍的结构性爆发【31】；存储端受“内存墙/容量墙”效应驱动，2022年H100的HBM容量为80GB，到2027年迭代的VR300 Ultra的HBM容量已经达到1024GB，单GPU配套的HBM容量提升超11倍，对应单卡HBM堆叠数从5层提升至16层，单卡HBM堆叠数量提升2.2倍【28】【32】；单GPU的互联传输带宽从H100的3.35TB/s迭代到VR300 Ultra的32TB/s，单卡带宽提升接近8.5倍，配套的SerDes单通道速率从112Gbps升级到224Gbps，速率翻倍【32】；电源相关元件的需求弹性显著高于GPU出货增速，2022年H100的TDP为700W，迭代到2027年VR300 Ultra的TDP达到3600W，单GPU功耗提升超4倍，叠加系统侧互连密度提升、削峰稳压、冗余设计的需求，整体电源元件需求增幅远高于GPU出货量的增幅【28】【32】；AI端GPU的ABF基板单芯片面积是消费PC端的8-12倍，即使AI GPU出货量仅占整体基板出货量的35%，也会消耗整体ABF产能的70%以上【30】；对应的机架功率也从原先的15-25kW提升至后续的50kW以上，峰值AI GPU集群的单机架功率甚至达到250-1000kW，散热、供电相关的配套元件需求较前代提升数倍至数十倍【29】。而TPU产品迭代后，首次新增独立的“协调芯片”层，单TPU配套的控制类计算芯片算力需求较前代大幅提升，推理路线的TPU v8i的HBM容量达到288GB，训练路线的TPU v8t的HBM容量也达到216GB，单TPU配套的HBM容量较前代提升数倍，HBM带宽也实现大幅跃升，对应高速互联相关元件的需求同步增长【30】。

从成本维度来看，当前各核心元件的采购价格与BOM拆分结构也已清晰：以2025年EpochAI拆解的B200 GPU成本为例，单颗HBM成本达2900美元，7nm制程GPU晶圆单颗售价约1万美元，4nm制程约1.5万美元，英伟达数据中心GPU的CoWoS先进封装单卡成本约1100美元，3.2Tbit/s规格的CPO光学引擎单个成本约1000美元【36】【40】【45】。存储类元件价格随供需波动明显，2025年受全球内存产能紧张、下游需求旺盛影响，DDR、SSD采购单价持续上行，2025年第四季度行业预估conventional DRAM合约价季增45-50%，DRAM与HBM合并的整体合约价季涨幅达50-55% 【46】【47】。对应BOM结构中，单颗B200 GPU的总BOM为5820美元，其中HBM占比最高达到49.9%，逻辑芯片制造占15.5%，先进封装占18.9%，辅助组件占8.2% 【36】；从整机维度看，训练型AI服务器的GPU成本占整机BOM比重高达74%，HBM占比7.6%，SSD占比4.2%，推理型AI服务器的GPU成本占比约38.8%，HBM占比7.2%，SSD占比27.7%，存储类元件的成本占比明显高于训练型机型【37】。