top down的一个mapping，从GPU和TPU的roadmap去把需要的硬件变化梳理出来，然后对应每个版块的元件需求量和价的拆分

我们可以通过自上而下的映射逻辑，从全球主流厂商GPU、TPU未来3-5年的技术演进路线出发，逐层推导对应的硬件体系变化，最终完成各细分板块的元器件需求量与价值拆分。

首先从各厂商公开的迭代规划来看，全行业的算力升级节奏已经明确：谷歌TPU方面，2025年已完成TPUv7的技术定型，依托TPUv4、TPUv5p、TPUv7三代超节点完成光互联Scaleup网络的技术路线探索和方案标准化，TPUv7已经获得外部企业认可 【5】 ；2026年TPU v7 Ironwood实现规模化商用，Anthropic将采购近100万颗该芯片部署在自有数据中心，同时谷歌大额采购NPO芯片用于下一代TPU v7/v8/v9算力集群的Scale up层芯片间互联，光互联相关产业链成熟度快速抬升 【5】 【13】 ；2027年将推出第8代TPU，直接对标英伟达Vera Rubin产品，TPU超节点的整体性能指标会进一步优化提升 【7】 。
英伟达GPU超节点路线方面，2026年下半年将推出NVL144超节点，搭载144颗GPU，算力达1.2 EFLOPS，内存容量75TB，互联带宽260TB/s，同步落地Atlas 950 SuperPoD，搭载8192颗NPU，算力8 EFLOPS，内存容量1152TB，互联带宽16.3PB/s，训练吞吐达491万TPS，推理吞吐达1960万TPS 【14】 ；2027年下半年迭代推出NVL576超节点，搭载576颗GPU，算力提升至4.8 EFLOPS，内存容量365TB，互联带宽1.5PB/s，同步落地Atlas 960 SuperPoD，搭载15488颗NPU，算力达30 EFLOPS，内存容量4460TB，互联带宽34PB/s，训练吞吐达1590万TPS，推理吞吐达8050万TPS 【14】 。
国内厂商方面，百度昆仑芯的天池超节点将在2026年上半年推出天池256超节点，支持最高256卡极速互联，卡间互联带宽较此前提升4倍，整体性能提升约50%，主打大模型推理能力优化 【10】 ；2026年下半年推出天池512超节点，支持最高512卡极速互联，卡间互联带宽在256版本基础上再翻倍，单节点即可完成万亿参数模型训练，同年上市Kunlun M100芯片，重点优化大规模推理能力 【10】 ；2027年上市Kunlun M300芯片，可同时覆盖训练+推理场景，2030年远期目标完成下一代N卡系列落地，实现“百万卡”级别的集群部署 【10】 。整体2025-2029年国内数据中心GPU市场将以55.7%的年均复合增长率增长，同步伴随制程从5nm向3nm、2nm迭代，2nm技术相较3nm可实现10-18%的性能提升、36%的功耗降低，逻辑密度进一步提升60%，支撑整体算力能效持续升级 【8】 。此外OpenAI自研定制化AI加速器目前已推进至设计流片阶段，计划2025年前后完成流片，2026年下半年起逐步在自有下一代AI数据中心平台部署，未来5年内部署规模有望达到10GW量级，复刻谷歌TPU的自研专用芯片路径，大幅提升推理算力自供给比例 【11】 。

对应上述代际技术升级要求，核心算力模块、配套板卡、整机系统都出现了针对性的硬件调整：核心算力模块层面，英伟达GPU从早期V100到Blackwell系列，再到后续Rubin平台，算力规格持续跃升，FP64算力从7 TFLOPS提升至GB200的90 TFLOPS，FP32算力最高可达2.5 PFLOPS，Tensor Core的算力规模更是从数百TFLOPS跨入数PFLOPS级别，同时搭配的GPU显存从16/32GB HBM2升级到最高1.5TB的HBM类显存，显存带宽从900GB/s一路提升至8TB/s 【16】 ；后续迭代的Vera CPU配套Rubin GPU时，CPU核心从72核升级为88核定制ARM架构，NVLink-C2C互联速率从900GB/s翻倍至1.8TB/s，还新增了GDDR7作为显存补充，替代部分HBM需求，同时调整封装方案，后续计划落地的CoWoP封装直接简化CoWoS的中间层，用PCB替代传统载板，将芯片直接封装在PCB上 【19】 【23】 【25】 。谷歌TPU迭代到v8系列后首次新增独立的“协调芯片”层，不再把CPU仅作为简单的请求转发单元，而是将其定位为独立的工作负载调度、遥测数据收集、跨节点数据移动的控制核心，TPU本身的规格也同步升级，训练路线的v8t搭载216GB HBM，FP4算力达12.6 PFLOPs，推理路线的v8i更是将HBM容量提升至288GB，算力达到10.1 PFLOPs 【21】 。
配套板卡层面，PCB材料与规格全面升级，随着算力提升带来的数据传输量指数级增长，传统PCB材料已经无法满足低损耗要求，224G/1.6T技术节点成为分水岭，强制淘汰传统电子布，改用低Df的石英电子布作为底层材料 【20】 ；板卡层数也从24层HDI升级到26层规格，同时为了适配CoWoP封装，PCB转向更高规格的SLP（高阶HDI）工艺，线宽/线距缩小到15-18μm，BGA pitch仅110μm，PCB环节的整体价值量大幅提升 【19】 【25】 。基板与互联配套也同步调整，AI端ABF基板的单芯片面积达到消费PC端的8-12倍，即便AI类产品出货量仅占整体基板出货量的35%，也会消耗70%以上的ABF产能，同步配套的互联接口也持续迭代，PCIe从3.0升级到4.0、5.0，最新迭代到PCIe 6.0，单通道速率从32GB/s提升至256GB/s，NVLink的互联带宽也从300GB/s一路升级到1.8TB/s 【16】 【21】 【25】 。
整机系统层面，算力配比与架构重构，英伟达后续的Vera Rubin系统将CPU和GPU的配比从原来GH200的1:1调整为1:2，CPU不再是系统的附属单元，而是成为AI工厂里连接不同计算单元、调度系统资源的核心环节，甚至会以芯粒形式嵌入AI加速平台，带动内存通道、CXL接口同步升级 【22】 【23】 。供电散热与整机结构也同步调整，新一代GPU的单颗TDP从早期250W提升到最高700W，后续推出的VR200 NVL144系统单颗CPX功耗达到880W，原有风冷方案已经无法满足需求，必须切换为液冷方案，采用CPX和CX-9共夹液冷板的设计，同时整机内部减少线缆使用，改用背板连接器，中间板面积、连接器数量同步提升，单台算力机架可以搭载18层计算板，整机GPU总数达到396颗，算力密度实现阶跃式提升 【16】 【25】 。

基于上述硬件变化，各细分元器件品类的需求规模也迎来明确增长：核心算力芯片方面，2023-2024年受大模型训练需求拉动，数据中心GPU销售额同比增长120%，仅xAI的Grok3训练就需要使用超10万张H100 GPU 【29】 ，整体全球GPU市场2023年规模达379亿美元，预计2023-2028年复合增速32.7%，2028年将突破2000亿美元 【2】 ；TPU等自研ASIC端2026年海外大厂自研ASIC芯片将快速放量，其中谷歌TPU全年预计出货328万颗，亚马逊Trainium出货151万颗，微软Maia出货40万颗，Meta MTIA出货30万颗 【31】 。配套存储方面，随着GPU架构迭代，单颗算力芯片配套的存储容量持续提升，B200、B300、Rubin、Rubin Ultra单GPU对应的HBM容量分别为192GB、288GB、288GB和1024GB，配套的CPU DRAM容量分别为242GB、242GB、768GB和1536GB，AI存储的高增长态势将持续到2027年，供需缺口长期存在 【33】 。ABF基板方面，AI端GPU、ASIC的单芯片ABF基板面积是消费PC端的8-12倍，即便AI类算力芯片出货量仅占整体ABF基板出货量的35%，也会消耗超过70%的全球ABF产能，2025-2028年行业供需缺口将持续走阔 【21】 。液冷散热系统方面，在GB200、GB300等高功耗AI算力平台放量的带动下，2025-2028年全球预计新增50GW AI数据中心需求，对应约40万个GB200机柜，按单GW液冷系统价值18.61亿美元、80%渗透率测算，这段时间全球数据中心液冷市场规模约744.2亿美元，折合人民币约5200亿元 【30】 。光模块方面，受“光摩尔定律”驱动，光模块端口速率每1-2年就完成一代升级，叠加AI训练集群从几十卡扩展到数百卡规模，数据中心东西向流量占比持续提升，单台AI算力设备配套的光模块用量、规格和单点价值量同步抬升，行业进入量价齐升的阶段。

从已披露的典型机型数据来看，不同代际GPU、TPU硬件系统的价值分布有明确特征。AI机架级GPU相关硬件中，板卡层是价值密度最高的区域，单套机架含36块GPU板，单块单价130美元，合计总价值4680美元，是全机架最大单项，占总BOM的31%-37%，该层级执行12V→1V以下的末级稳压，采用的DrMOS/Si MOSFET器件单块GPU板搭载数十颗，替换周期随GPU代际更新 【40】 ；18块供电板卡承担48V→12V的一级降压，单价区间70-150美元，是GaN器件的核心应用场景，价值区间随不同功率密度方案的成本差异浮动 【40】 。保护器件板块以Hot-swap/eFuse类器件为主，单颗单价仅约3美元，但单AI机架搭载量超过300颗，合计总价值900美元，是AI机架供电可靠性要求下催生的规模化高价值板块 【40】 。具体到英伟达DGX H100整机，GPU+NVSwitch合计占比达86.46%，CPU占比13.54%，电源占比2.31%，内存占比3.49%，存储占比1.53%，智能网卡占比4.84%，主板占比0.39%，机箱占比0.25%，散热占比0.21%，其他零散部件占比0.53%，其中HBM显存成本已被包含在GPU板块的成本统计中，存储+内存单独合计占整机成本约5% 【44】 。不同类型AI服务器的部件占比也存在差异，训练型AI服务器（搭载H1008）的GPU成本占比74.0%，HBM占比7.6%，内存占比19%，SSD占比4.2%；推理型AI服务器（搭载L4/L40/L40S4）的GPU成本占比38.8%，内存占比1.5%，SSD占比27.7%；训练+推理整合2U机架的GPU成本占比77%，HBM占比7.2%，内存占比10.0%，SSD占比1.2% 【43】 。而谷歌TPU的核心价值集中在自洽的全栈技术结构上，成本重心向核心计算单元倾斜，单颗TPU芯片内部完全由计算相关核心部件构成，128×128脉动阵列结构的矩阵乘法单元（MXU）是TensorCore的核心，搭配向量运算单元（VPU）、32MiB向量内存（VMEM）、10MiB标量单元+标量内存（SMEM），所有资源均服务于AI计算场景的算力释放，无冗余图形渲染相关模块，专用化设计下核心计算部件的价值占比远高于通用GPU 【42】 ；从系统层级来看，TPU分为Tray、Rack、Pod、Multi-Pod四个扩展维度，单Tray搭载4颗TPU芯片，仅配置PCB板间走线互连、OSFP接口、CDFP PCIe接口等配套互联部件，整体硬件架构的配套非计算部件成本占比低于通用GPU机架，能效与可扩展性相关的专用互联设计占成本比重更高 【48】 。目前公开资料暂未覆盖全代际GPU、TPU的完整BOM拆分数据，上述内容为已披露的典型机型相关统计结果。