我计划分制程梳理沉积、刻蚀的工作温度,按要求标注角标、避免重复引用,先梳理刻蚀工艺相关内容。目前我已梳理完刻蚀工艺各场景的温度要求,涵盖成熟制程湿法刻蚀、多代制程适配的各向异性干法刻蚀、先进封装/特色工艺用TSV硅通孔刻蚀、3D NAND堆叠存储制程用高深宽比刻蚀的温度标准及对应制程适配范围。接下来我会继续梳理沉积工艺的相关温度要求,同时所有内容会按规范标注对应角标,确保来源不重复引用。
我继续梳理沉积工艺的分场景温度要求,90nm到5nm的先进制程沉积工艺普遍要求晶圆衬底温度维持在20℃-500℃区间,不同细分工艺有适配的温度要求:钨层沉积要求衬底温度100℃-500℃,钴/钌等金属层沉积要求20℃-500℃,10nm以下低k介电层沉积则需严格控制温度在500℃以下,避免影响材料性能。
先进封装配套沉积工艺的温度区间已补充明确,同时确认了不同制程节点的沉积工艺温度调整逻辑,接下来将规范内容呈现形式,确保引用准确、表述人性化。
我已梳理完成不同制程下沉积、刻蚀工艺的温度控制规则,整体逻辑为:随着制程节点缩小,为避免高温损伤晶圆精细结构、保障纳米级图形加工精度,先进制程普遍将两类工艺的温度上限控制在500℃以内。目前已完成刻蚀场景的全部分类梳理,涵盖成熟制程湿法刻蚀、通用各向异性干法刻蚀、TSV硅通孔刻蚀、3D NAND高深宽比沟道/阶梯刻蚀四类场景的温度区间要求;沉积场景仅梳理完金属接触点/互连结构沉积的相关规则,剩余内容待后续补充。先进封装配套沉积工艺的温度区间为100~300℃,早期成熟制程部分传统高温CVD工艺超500℃,90nm以下制程已普及低温等离子体沉积。
为避免重复引用同一来源,我调整了相关工艺内容的表述,将氮化硅湿法刻蚀与铝金属湿法刻蚀的参数合并描述,仅保留一次 【4】 引用即可。其余引用均来自不同资料,符合要求。
不同制程下的沉积、刻蚀工艺温度差异很大,整体来看随着制程节点缩小,为了避免高温损伤晶圆精细结构、控制纳米级图形精度,先进制程普遍把两类工艺的温度上限控制在500℃以内,具体分场景梳理如下:
从90nm到5nm的先进制程,绝大多数沉积工艺都要求晶圆衬底温度维持在20℃以上、500℃以下,不同细分工艺的温度区间略有差异:
补充说明:早期180nm及以上的成熟制程,部分传统高温CVD工艺温度会超过500℃,但随着多重模板工艺在90nm以下制程普及,低温等离子体沉积成为主流,不仅把工艺温度下探到500℃以内,还能大幅提升沉积速率和台阶覆盖率 【5】 。
© 2018-2026 苏州互方得信息科技有限公司
苏ICP备17077178号|
苏公网安备 32059002001943号|增值电信业务经营许可证:苏B2-20240803