Groq3LPX全面投产旨在补充传统GPU架构在低延迟Token生成方面的能力。Artificial Analysis测试显示,搭载Gemma431B模型、1MToken上下文时,Groq3LPX实现3400TPS,创该模型最高纪录。后续需关注LPU与GPU联调实现预填充-解码ATTN+解码FFN/MoE分离部署,以及与Cerebras、SambaNova等方案的竞争力。
电子赛道NV链正进入快速发展期。VeraRubinOberon基于SemiAnalysis的AgentX工作负载、DeepSeekV4Pro模型,TPS/MW达GB300NVL72的30倍,Token成本下降35倍。供应链方面,LPX单托盘内8个LPU通过PCB构成all-to-alldragonfly拓扑,C2C单通道速率112GSerdes,主板规格52L多层板,预计采用M9Q+M8(K2)。鸿海/工业富联指引LPX与Vera机柜将于Q4放量。
本报告重点分析了Groq3LPX和VeraRubinOberon两大产品线。Groq3LPX通过LPU产品线补充传统GPU架构,实现低延迟Token生成。VeraRubinOberon基于SemiAnalysis的AgentX工作负载、DeepSeekV4Pro模型,TPS/MW达GB300NVL72的30倍,Token成本下降35倍。此外还分析了VeraCPU取得SpaceX关键客户,用于下一代智能体AI应用,以及供应链方面LPX和Vera机柜的放量指引。
当前NV链市场呈现多厂商竞争格局。Groq3LPX通过LPU产品线补充传统GPU架构,实现低延迟Token生成。VeraRubinOberon基于SemiAnalysis的AgentX工作负载、DeepSeekV4Pro模型,TPS/MW达GB300NVL72的30倍,Token成本下降35倍。供应链方面,LPX单托盘内8个LPU通过PCB构成all-to-alldragonfly拓扑,C2C单通道速率112GSerdes,主板规格52L多层板,预计采用M9Q+M8(K2)。鸿海/工业富联指引LPX与Vera机柜将于Q4放量。
本报告需关注供应链产能释放风险,LPX单托盘内8个LPU通过PCB构成all-to-alldragonfly拓扑,C2C单通道速率112GSerdes,主板规格52L多层板,预计采用M9Q+M8(K2),潜在供应商包括胜宏、沪电、景旺、生益、台光。此外需关注英伟达FY27收入指引是否上调,以及NV链市场竞争加剧风险。