韩国半导体设备，存储设备需求

半导体与半导体设备韩国 韩国半导体设备 内存设备需求进入新阶段 贾登·孙，CFA •要点 •intensity.不断增长的内存复杂度正在从结构上推高资本密集度。扩大前端半设备供应商的收入池。人工智能驱动的需求使得DRAM晶圆厂扩张成为必然，从而允许设备供应商将从晶圆增长和高设备中获益。• 韩国设备投资的资本支出可见度提升正降低其周期性，支持其实现多年增长路径并推动重新评估其估值。 存储器复杂度有利于半导体设备市场 内存扩展在结构上变得更加困难且资本密集。DRAM和NAND需要更多工艺步骤、更长的生产周期（即，为满足客户需求生产产品或完成服务的最大允许时间），以及更严格的工艺控制，才能实现持续缩小的比特密度提升。随着技术复杂性取代简单的几何缩放，每片晶圆的设备强度持续上升。这在结构上扩大了前端设备供应商的收入池。 人工智能需求推动晶圆厂扩产成为必然。 对AI的需求渴望更大的内存容量。NAND可以通过堆叠更高层数来扩展有效比特供应，但DRAM在短期内缺乏可行的3D密度解决方案。随着节点迁移带来的收益递减，晶圆产能扩张已成为DRAM的唯一可扩展应对方式。与此同时，技术升级提高了现有晶圆厂内的设备强度，为设备需求创造了双重利好。 来源：美光、麦格理研究，2026年4月 建筑变革改变设备市场动态 未来的DRAM架构在结构上将提高材料工程的强度。随着平面缩放达到极限，进一步的密度提升需要更复杂的薄膜形成和集成步骤，而非简单的节点缩小。这种转变将不成比例地使沉积和蚀刻设备供应商受益。在沉积领域具有强大实力的韩国设备公司，将处于从下一代存储架构演进中获益的有利地位。 韩国设备的三步发展路径 我们看到了一个清晰的三阶段增长轨迹：1）2026-27年，通过计划中的晶圆厂扩张和技术迁移实现适度增长；2）2028-30年，随着更大规模的绿地投资落地，标志着增长提速；3）2030年以后，持续的超级晶圆厂扩张与架构驱动的设备强度相互强化，延长周期。 源自：应用材料公司，2026年4月 周期性减弱，存在重新评级空间 记忆型客户日益重视长期供应安全，提升了资本支出可见度。这降低了设备需求的收益周期性，并支持设备公司转型为结构性增长赋能者。我们在韩国半导体设备领域的排序：Wonik IPS > Eugene Tech > HPSP > Hanwha Vision > Hanmi Semiconductor。 执行摘要 一种结构更优的内存设备周期 记忆制造已进入一个阶段，在这个阶段，规模扩大带来的位密度提升收益递减，而成本却在上升。在DRAM和NAND领域，每一项技术进步现在都需要更多实质性的工艺步骤、更严格的公差控制以及更长的周期时间，同时其带来的增量密度效益却比上一代要小。单纯依靠节点缩小已不再提供一条低成本的增长路径。相反，记忆生产越来越依赖于设备投入强度，而非几何结构。随着工艺复杂性的激增，每片晶圆的设备价值结构性地上升，重塑了晶圆代工（WFE）供应商的长期机遇格局。 资本密集度上升已非周期性现象 DRAM和NAND正朝着相似的资本投入强度趋同，但两者均未能实现曾支撑快速工艺节点迁移的历史性密度提升。DRAM在缩小单元面积时面临电容保持的严峻挑战，这迫使采用更高、更复杂的电容器结构并加强集成控制。NAND堆叠持续进行，但每一层增量都会加剧沉积、蚀刻和集成的复杂性。工艺层数增加，节拍时间延长，有效产出不仅取决于标称产能，也高度依赖制造执行。这种动态提升了每片晶圆的设备投入成本，并从结构上扩大了晶圆厂外包（WFE）业务的收入池。 建筑风格的转变重塑了WFE的构成 内存架构的变革将驱动设备增长的下一阶段。DRAM 仍依赖节点缩小，因为技术壁垒延缓了全面向3D 的转型，从而在短期内支持更高的光刻技术占比。一旦 DRAM 超越平面结构的极限，迈向 2030年后的 4F² 及最终 3D 架构，材料工程强度将急剧上升，沉积和刻蚀技术将占主导地位。NAND 已经跨越了这一门槛。随着堆叠高度增加，材料工程将超越光刻成为主导，而晶圆键合则成为可扩展制造的关键使能技术。在沉积、先进清洗和界面控制方面具有优势的韩国供应商将获得不成比例的利益。 人工智能需求迫使物理产能扩张 人工智能改变了存储的算力格局。NAND可以通过增加层数来扩展有效比特供给，但DRAM缺乏这一选项。由于短期内没有可扩展的3D解决方案，DRAM必须扩大晶圆产能以满足需求。与此同时，由于迁移和良率要求更严格，制程节点数和设备投入强度持续上升。我们看到DRAM的增长是由晶圆增量和技术驱动的设备投入强度共同推动的。NAND的增长更依赖于设备投入强度而非标称扩张，但仍然支持每晶圆更高良率产出。 韩国设备：三步增长路径 我们预计韩国半导体设备行业将呈现三步增长轨迹。第一阶段（2026-27年）将因计划中的晶圆厂扩张和持续的技术迁移实现适度增长。第二阶段，随着2028年起更大规模的绿地投资加速，将迎来跨越式发展。第三阶段，2030年后，在持续的超大规模晶圆厂建设基础上叠加架构性变革，将创造远超以往周期的显著更大机遇。结构性拐点而非周期性复苏定义了这一前景。 更低的周期性，更高的战略价值 内存终端用户越来越重视供应安全而非现货价格，并开始与内存制造商签订长期协议。这一转变显著提升了资本支出的可预测性，并降低了投资波动的幅度。随着内存制造商从周期性增长重新评估为结构性增长，设备供应商也获得了相应的重新评估机会。我们预计，随着盈利预测的改善和设备需求与多年晶圆厂扩张计划相匹配，而非短期价格波动相匹配，估值波动性将降低。 首选：Wonik IPS 旺力IPS是我们首选。该公司依托与三星电子长达30年的合作关系以及在沉积领域的差异化地位，服务于DRAM、NAND和晶圆代工市场。随着NAND制造商重新启动此前相对沉寂的转型投资，旺力IPS相较于同行拥有更高的运营杠杆。我们青睐处于架构变革核心地位的前端设备供应商。我们在韩国半导体设备领域的排序为：旺力IPS > Eugene Tech > HPSP > 韩华视讯 > 韩米半导体。 存储半导体制造工艺 半导体制造是一个高度复杂的过程，在硅片上反复进行加工步骤，以形成使其能够实现功能的多层器件结构和电路图案。与逻辑半导体生产类似，整体制造流程通常遵循硅片制造、前端制造（FEOL）、后端制造（BEOL）、封装、测试和最终应用。 在前端工艺阶段，包括前端工艺（FEOL）和后端工艺（BEOL），晶圆会经历氧化、沉积、光刻、蚀刻、掺杂、退火、清洗和抛光等重复的工艺流程。通过这些步骤，制造商逐步构建出最终器件所需的晶体管结构、存储单元和互连层。 区分存储器制造的关键在于其规模化的挑战特性。在DRAM中，主要重点是更精密的图形化和电容器形成，以提升密度和性能。而在NAND中，核心挑战是垂直堆叠，这需要先进的沉积技术和高深宽比蚀刻能力，以构建日益增高的三维结构。 氧化 氧化是指在晶圆表面形成一层薄薄的二氧化硅层的过程，主要目的是提供电气绝缘、表面保护和后续图形化或薄膜沉积的基础。在实际应用中，它用于制造关键的介电层，并控制硅与后续工艺层之间的界面质量。 与逻辑制造相比，氧化在存储中扮演的角色相对不那么关键，因为它通常是一个基础性过程，而非技术缩放的主要驱动力。 关键参与者包括东京电子、国策电气和ASM国际。我们估计前三名玩家占据了85%-90%的市场份额。在韩国，直接投资的核心氧化设备敞口有限，但HPSP正在开发一种非传统的氧化设备，该设备利用高压代替高温。 谨此致谢 Thermco Systems 公司，2026年4月 质证 简而言之，沉积是构建器件大部分物理结构的步骤，而光刻和蚀刻则决定了那些沉积材料将留在何处。 沉积工艺是在晶圆表面形成薄膜，以制造后来成为有源器件结构、绝缘层、电极以及互连相关特征的材料层。该工艺在前后道（FEOL和BEOL）均得到应用：FEOL阶段用于形成与晶体管相关的薄膜、介电层、间隔层、存储结构以及硬掩模；BEOL阶段用于形成接触层、隔离层、阻挡层和金属布线层。根据所需的薄膜质量和几何节点要求，制造商采用化学气相沉积（CVD）、物理气相沉积（PVD）和原子层沉积（ALD）技术。 沉积技术的主要区别在于它们将材料输送到晶圆上的方式。PVD（物理气相沉积）通过将材料从固体源物理转移到晶圆表面形成薄膜，通常通过蒸发或溅射实现，适用于简单的金属层。CVD（化学气相沉积）依赖于气态前驱体在晶圆表面的化学反应，能够实现更好的阶梯覆盖率和复杂结构上更均匀的薄膜。ALD（原子层沉积）通过逐层、自限性的反应逐原子层地构建薄膜，这提供了精确的厚度控制和高保形性，但沉积速率较慢。 对于存储器而言，沉积比在许多逻辑芯片中更具战略意义。 因为工艺竞争力很大程度上取决于在高产量下重复进行高度均匀的薄膜沉积，并严格控制缺陷。在DRAM中，沉积对于电容器形成至关重要，包括高K介电层和电极薄膜，因为缩放越来越依赖于在缩小的单元中保持电容和低漏电。因此，与逻辑电路相比，DRAM对电容器结构中的 conformity（均匀覆盖性）和电气稳定性介电层和金属薄膜给予了异常高的重视，尽管逻辑电路在晶体管架构级别上仍然更具差异化。 在NAND技术中，沉积过程更为核心，因为3D NAND本质上是通过反复沉积多层堆栈构建的，通常在结构被蚀刻成垂直通道和阶梯区域之前，交替沉积氧化物和氮化物薄膜。随着层数的增加，薄膜的均匀性、平滑度、附着力以及应力控制变得日益重要，因为微小的厚度变化会通过堆栈传播并降低器件性能。因此，与逻辑技术相比，NAND受大规模多层沉积和高纵横比（HAR）薄膜集成的影响更为直接。 沉积过程中的一个关键挑战是在不牺牲通量的前提下实现高膜层均匀性和贴合性。随着DRAM单元结构缩小以及3D NAND堆叠变高，这种权衡变得更为重要，因为即使很小的厚度变化也会影响电容、漏电或电阻。在实际应用中，制造商需要能够反复实现精密控制，同时仍能以可接受的每片晶圆成本支持大批量生产的沉积工具。 关键参与者包括ASM International、Applied Materials、东京电子和国際電気。在韩国，WonikIPS、Eugene Tech和Jusung Engineering是值得注意的本地设备供应商；Hansol Chemical和Soulbrain则在材料方面通过前驱体发挥作用。 Source: Kintek, April 2026 平版印刷术 光刻工艺是将电路图案转移到晶圆上，以便后续沉积的薄膜可以被选择性地蚀刻、掺杂或保留。在逻辑和存储领域，它都是最关键的前端工艺之一，因为它定义了关键器件特征的几何形状，因此直接影响密度、性能和良率。简单来说，沉积构建材料堆栈，而光刻决定了材料最终将留在何处。 在逻辑领域，光刻长期以来一直是节点缩放的主要驱动力，该行业多年前就已进入10纳米以下；例如台积电在2018年开始7纳米的量产。存储器缩放则有所不同。DRAM持续缩小单元尺寸，但速度较慢，且仍主要在“10纳米级”框架内。三星在2016年首次大规模生产10纳米级DRAM，其第六代10纳米级“1c纳米”工艺节点目前仍在11-12纳米之间。这反映出DRAM缩放不仅受制于光刻工艺，还受到电容形成、单元间干扰以及随着单元尺寸缩小需要保持存储电容和低漏电的需求所限制。 NAND技术遵循了更根本性的逻辑分歧。行业不再主要依赖持续的水平缩微，而是从平面NAND转向3D NAND，因为二维缩放遇到了物理和经济限制，包括随着单元尺寸变小，电荷存储能力下降和数据保持能力减弱。因此，NAND光刻仍然重要，但主要的缩放方向不再仅仅是更精细的图案化；而是垂直堆叠，更高的层数成为提升密度的主要途径。 全球光刻领域由阿斯麦（ASML）主导，其在极紫外（EUV）和先进深紫外（DUV）领域均处于领先地位，而尼康和佳能则仍在DUV扫描仪和步进光刻机领域保持相关地位。在韩国，东进半化学公司（Dongjin Semichem）供应光刻工