Chiplet 封装 中国

一、国内Chiplet封装的发展背景与定位

在后摩尔时代，半导体制程逐步逼近物理瓶颈，单纯靠缩小晶体管尺寸提升芯片性能的路径越来越难走，Chiplet技术凭借“拆分SoC、异构集成”的特性，成为国内集成电路产业绕过先进制程限制、实现技术突破、推进产业链自主可控的核心方向，完全契合国内半导体产业的政策与发展趋势 【1】 【5】 。
国内早在2022年12月就发布了首个《小芯片接口总线技术要求》团体标准，为自主Chiplet方案落地打下了标准化基础，目前国内企业已经自主研发出基于12nm制程的Chiplet架构算力芯片，技术落地进度走在全球第一梯队 【5】 。

二、国内主流Chiplet封装技术路线

目前国内落地的Chiplet封装技术覆盖从2D到3D的全谱系路线，不同技术对应不同的应用场景：

1. 2D封装：通过封装基板或RDL层直接实现裸片互联，典型技术包括普通InFO、FC-MCM，已在AMD Zen架构产品上实现量产 【8】 。
2. 2.1D封装：采用RDL转接板/内嵌硅桥实现互联，焊点间距可缩小到30-45微米，国内厂商推出的XDFOI等技术已落地，支撑苹果M1 Ultra、Intel CPU等产品的封装需求 【8】 。
3. 2.5D封装：依托无源硅转接板实现高密度互联，焊点间距可达25微米，国内已有成熟量产能力，可支撑海思鲲鹏920、昇腾910等高端算力芯片的封装 【8】 。
4. 3D封装：通过混合键合实现有源硅片垂直堆叠，焊点间距缩小到10微米，可支撑英伟达GPU、AMD Zen系列高端产品的HBM堆叠等需求，国内头部厂商已完成技术布局 【8】 。

三、国内产业链企业的落地进展

国内从IP设计到封测制造的全链条企业都已经在Chiplet封装领域取得了实质性成果：

• IP与设计服务端：芯原股份已经落地多个标杆项目，包括帮客户设计基于SiP封装的Chiplet架构Chromebook芯片、为AIGC芯片完成2.5D CoWoS封装方案设计，自主研发的D2D互联UCIe物理层接口已完成流片测试并被客户项目采纳，还提前布局了新一代面板级封装技术，后续将和本土封测厂合作打造高性价比、供应安全的先进封装方案 【3】 。
• 封测制造端：长电科技的XDFOI Chiplet高密度多维异构集成系列工艺已经进入稳定量产阶段，同时在大尺寸fcBGA、TSV异质键合3D SoC领域完成技术积累；通富微电、甬矽电子等厂商也快速跟进，甬矽电子的2.5D/3D封装产线在2024年第四季度已实现通线，国内封测行业整体稼动率正逐步回暖，后续产能释放将持续带动行业业绩增长 【2】 【15】 。

四、后续发展趋势

随着AI算力需求爆发，先进封装需求持续上行，IDC预测2023-2028年国内核心的2.5D/3D封装市场年复合增长率可达22%，Yole统计该赛道全球营收复合增速也达到18.05%，远高于封装行业平均水平。叠加海外IDM大厂“China for China”的转单趋势，国内Chiplet封装赛道将持续获得订单增量，成为国内半导体产业突破技术瓶颈的核心抓手 【2】 【9】 【12】 。