时间微缩替代几何微缩 套定律及EDA相关公司解析

发布时间：2026-08-12 一、核心要点 1. 套定律由华为于2026年5月上海国际电路与系统研讨会提出，相关论文上传中科院平台，2026年7月推出V2版本，新增麒麟2026量产实测数据及GRatio指标等工程落地细节2. 套定律核心是通过缩短时间降低时延，减少门电路、RC时延，区别于海外3DS的对角折叠，采用头对头倒折叠，覆盖晶体管级、电路级、芯片级、系统级3. 套定律验证案例：移动SOC密度提升53%、功耗效率提升41%等；AI数据中心将TCP/IP级延迟压缩至100纳秒，提出高速光引擎、三维封装重组方案 二、EDA相关需求 1. 套定律及三维芯片设计推动EDA全环节创新，包括器件建模、三维逻辑综合、布局布线、寄生参数提取等，海外当前仍走尺寸缩小路线，无需上述EDA变革2. 国内EDA龙头华大九天已补全全流程布局，客户含华为、海光、摩尔线程、字节、阿里及中芯国际、长鑫存储等，2026年订单增速亮眼 三、相关公司情况 1. 华大九天：2026年7月收购先行纪持股20-30%，完成数字后端全布局，实现99%全流程工具覆盖，完成55纳米流片，正推进28纳米、7纳米布局，2026年中报平稳，三季度及年报表现预期良好，当前估值尚未体现全流程价值2. 广利微：国内先进制程测试龙头，占据先进制程芯片产能90%以上市场份额，受AI扩产拉动，2026年软硬件收入增速可观，硅光设计相关收入同比接近翻倍3. 盖伦：上海国资背景，收购未成行、大脑微已完成，受套定律带来的PDK建模等需求拉动，2026年收入增速预计约50%，持续推进收并购，质地优秀四、风险与关注 1. GRatio指标要求互联桥通道密度需匹配电路密度，当前相关技术尚不成熟，是套定律落地的关键障碍2. 套定律扩展至高集成度芯片对散热、多物理场仿真（串扰等）要求指数级提升，对EDA工具提出更高挑战3. 海外芯片公司对套定律的跟进速度尚不明确，国内相关协同推进节奏需进一步观察五、后续关注点 1. 华大九天针对套定律的三维EDA工具开发进度2. 套定律在更多芯片产品中的量产应用进展3. 国内半导体产业链协同推进套定律落地的情况