先进封装系列报告一：从制程微缩到系统集成：先进封装技术变革与设备投资新周期

先进封装系列报告一 海外科技《就业降温缓解加息压力，AI业绩驱动美股风险偏好回升》2026.08.09海外科技《北美CSP Q2业绩，AI投资ROI商业逻辑确立》2026.08.02海外科技《26Q3合约价涨幅放缓，高盈利韧性支撑长景气周期》2026.07.26海外科技《资本开支加速，Agentic AI拉动CPU需求持续上行》2026.07.26海外科技《业绩验证AI算力景气度，Kimi推动国产模型能力破圈》2026.07.20 本报告导读： 摩尔定律放缓，Chiplet和先进封装成为制程微缩瓶颈的解决之道；CoWoS是目前主流的先进封装技术平台，但由于产能受限和AI推理需求提升等原因，EMIB正在获得外部订单；随着Capex持续投入，未来先进封装设备供应链将整体受益。 投资要点： 先进封装市场规模快速增长，2.5D/3D先进封装是未来主要增量来源。随着HBM和逻辑芯片等总需求的增长和技术演变，2.5D/3D先进 封 装 将 迎 来 规 模 增 长 和内 部技术 的 演变 。CoWoS-S等将向CoWoS-L、EMIB等技术演变，HBM层间也将从微凸块连接向混合键合转变，而3D Die-to-Die和3D CBA DRAM等新型技术预计将为未来几年的先进封装市场持续贡献新的增量。 台积电CoWoS仍为主流解决方案，产能紧缺背景下英特尔EMIB正在获得外部订单。台积电的CoWoS是目前AI时代先进封装的主流技术平台，它满足了GPU与HBM的高密度系统集成要求，并随着GPU的性能要求的提升而实现了技术的进步。与此同时，Intel的EMIB路线依靠更低的成本、更大的面积，正在成为部分ASIC厂商先进封装的解决方案，目前EMIB已获得谷歌等多家外部客户订单，有望成为CoWoS重要的补充方案。着眼未来，台积电的CoPoS技术正通过化圆为方、采用玻璃基板等方式来解决目前存在的散热与翘曲问题，从而提升面积利用率并降低成本，有望在28年量产后快速增长。全球半导体厂加大Capex投入，Capex向后道封装测试设备倾斜。 从先进封装所需的设备来看，除了前道巨头会显著受益外，中后道设备厂亦将获得结构性增量。1）以ASMPT、Besi为主的键合设备供应商会受益于热压键合和混合键合的渗透率提升。短期内热压键合仍为HBM主流方案，而混合键合作为高端先进封装设备的长期趋势不会改变。键合设备需求增长和设备价值量提升将持续带动键合厂商获得业绩增量。2）以KLA、Onto为主的量测/检测设备供应商具备较大机会。随着HBM层数的提升，单颗封装的检测步骤、精度要求也会提升，量检测设备的市场规模或将实现非线性增长。3）以TER、Advantest为主的测试设备供应商，也将受益于整体存储、逻辑测试需求的增长。未来随着测试流程的升级、测试环节向精细化转变，测试头龙厂商或将迎来更多的业绩增量。风险提示：AI下游需求不及预期风险；新技术研发与量产进度不及 预期风险；核心设备交期延长限制产能扩张风险；行业竞争加剧风险。 目录 1.Chiplet与先进封装：从晶体管Scaling到系统Scaling...........................31.1.Cost Scaling结束，传统Scaling模式面临瓶颈.................................31.2.System Scaling时代：先进封装成为Chiplet集成的核心载体............41.3.System Scaling驱动先进封装进入高速成长阶段...............................52.台积电CoWoS：AI时代先进封装的主流技术平台................................72.1.CoWoS满足了AI时代GPU+HBM的系统集成要求.........................72.2.CoWoS技术演进：从满足HBM集成到突破系统尺寸限制..............83.Intel EMIB：AI推理需求提升带动EMIB获得产业机会......................103.1.EMIB并非替代CoWoS，二者是在不同应用场景下的技术分工......103.2.EMIB持续成熟，应用边界不断拓宽.............................................114.台积电CoPoS：迈向下一代的System Scaling平台..............................144.1.AI算力膨胀推动封装革命.............................................................144.2.Glass Core推动平台演进，目前量产仍存在技术瓶颈.....................164.3.CoPoS预计28年量产，预计分三阶段实现技术演进.....................175.先进封装的发展推动设备产业链的整体受益.......................................205.1.AI驱动下，半导体厂商加速Capex投入........................................205.2.Capex向设备传导，推动先进封装相关设备产业链受益.................226.风险提示............................................................................................256.1.AI下游需求不及预期风险.............................................................256.2.新技术研发与量产进度不及预期风险............................................256.3.核心设备交期延长限制产能扩张风险............................................256.4.行业竞争加剧风险........................................................................25 1.Chiplet与 先进封装：从晶体管Scaling到系统Scaling1.1.Cost Scaling结束，传统Scaling模式面临瓶颈 Moore’s Law曾长期驱动晶体管密度以惊人节奏跃升：Moore’s Law指出，集成电路上可以容纳的晶体管数目大约每经过18个月到24个月便会增加一倍，即代表着晶体管尺寸的缩小和密度的提升。在过去的几十年中，集成电路的制程节点一直遵循摩尔定律发展，芯片的性能和功耗也持续得 到优化。 Moore’s Law仍在继续，但是Cost Scaling已经结束。随着先进制程进入FinFET、GAAFET时代，制程升级所带来的单位性能提升逐渐放缓，而研发成本、晶圆制造成本及Mask成本在5nm节点附近不降反升，行业已经从Performance Scaling进入Cost Scaling瓶颈。 资料来源：IRDS 2023 Edition, Besi 资料来源：Tom’s Hardware, IEDM 2023–Google, Besi 芯片尺寸正在超过光罩极限，行业选择系统集成而非继续扩大Die。AI发展带动GPU等芯片面积增大，以NVDA产品路线为例，从H100到Blackwell，再到Rubin Ultra，芯片面积已经逼近甚至超过光刻机单次曝光的光罩极限（858mm²）。随着单颗Die尺寸逐渐逼近光刻Reticle Limit，继续扩大Monolithic Die不仅良率快速下降，也限制了进一步扩展算力。 资料来源：中科院半导体所公众号 资料来源：Besi AI芯片正在从单个芯片演进成为一个异构集成的系统。过去的CPU时代，性能的提升主要依赖频率和制程，而目前AI模型参数、HBM需求增长速度远快于制程。AI模型带来的数据吞吐需求远超片上SRAM和传统DDR 所能支持，Memory Wall成为GPU性能释放的主要瓶颈，高带宽、低延迟互连成为新的核心需求。 资料来源：Semi analysis 当面积、成本和带宽同时成为约束时，仅依赖先进制程已无法继续推动系统性能提升，行业开始由“Transistor Scaling”向“SystemScaling”演进，通过Chiplet解决目前的瓶颈，而Chiplet最终催生了先进封装的发展。 1.2.System Scaling时代：先进封装成为Chiplet集成的核心载体 在Cost Scaling放缓、光罩面积限制及内存墙等约束下，继续依赖MonolithicDie提升性能的成本和难度持续上升。为了兼顾性能、成本和良率，行业开始采用Chiplet架构，将计算、I/O、缓存及HBM等不同功能模块拆分为多个Die，并通过先进封装实现异构集成，从而绕过光罩面积限制，并显著提升芯片间的通信带宽。Chiplet用量预计将从2025年的18.58亿units增长至2030年的256.98亿units，25-30年CAGR~69%。 资料来源：TechInsights2026, Besi Chiplet为封装提出了新的要求：1）Die的数量越来越多，封装除了具备保护芯片的作用，还增加了不同芯片连接的要求；2）Die之间的通信速度越来越快：如今I/O密度和Pitch间距要求逐渐提升，以达到传统封装极限，需要TSV、RDL、混合键合等多种更加先进的封装步骤。因此，随着Chiplet数量、互连密度及系统规模持续提升，先进封装已经由芯片制造的配套工 序，演变为实现异构集成和System Scaling的核心平台。 过去半导体产业依赖Transistor Scaling提升性能，而AI时代正逐步转向System Scaling。先进封装不再只是连接芯片的制造环节，而是承载Chiplet、HBM及异构计算的平台，其重要性已经从"后道工艺"升级为"系统架构的一部分"。 1.3.System Scaling驱动先进封装进入高速成长阶段 与传统封装主要承担保护、引脚引出和机械支撑不同，先进封装更加侧重于高密度互连、异构集成及系统级优化，其核心目标已从“封装芯片”转向“构建系统”。AI服务器单机算力持续提升，推动Chiplet数量、高带宽互连需求及HBM集成度快速增加，先进封装由过去的辅助制造环节逐渐演变为决定系统性能的重要组成部分，从而带动行业进入高速增长阶段。2024年先进封装市场规模~408亿美金，预计到2029年市场规模增长至~674亿美金，24-29年CAGR~10.6%。 资料来源：盛合晶微招股说明书 2.5D/3D封装（即芯粒多芯片集成封装）是先进封装行业规模增长的最充分受益者。未来，受益于人工智能、数据中心、云计算、自动驾驶等高性能运算的快速发展，以及高端消费电子的持续进步，据盛合晶微招股书，2.5D/3D先进封装（即芯粒多芯片集成封装）市场规模预计从2024年的81.8亿美金增长至2029年的258.2亿美金，24-30年CAGR~25.8%，是增长最快的先进封装子类别。 资料来源：盛合晶微招股说明书 未来几年，HBM、逻辑芯片等总需求的增长、技术的演进，将推动2.5D/3D先进封装规模的增长和内部占比结构变化：1）2.5D先进封装方面，由于硅中介层价格更高，且受光刻机单次曝光的光罩面积限制，硅中介层的先进封装（2.5D Si Interposer，如CoWoS-S）将向有机中介层+硅桥类（如CoWoS-L、EMIB）等演进；2）HBM方面，由于HBM整层高度的限制，以及为了更好解决散热等问题，HBM层间连接方式将从微凸块（ubump）连接向混合键