玻璃基板行业专题研究：后摩尔时代封装革命，玻璃基板迎产业化元年

玻璃基板行业专题研究：后摩尔时代封装革命，玻璃基板迎产业化元年 2 0 2 6.0 5.2 8 中泰证券研究所副所长/建材&化工首席孙颖博士执业证书编号：S0740519070002 中泰证券研究所建材&化工组分析师黄雪茹执业证书编号：S0740525030002 核核心心要要点点提炼提炼 ◼后摩尔时代，先进封装成为突破AI芯片性能瓶颈的关键路径，而玻璃基板凭借其独特物性成为下一代封装的核心方向。摩尔定律正逼近物理与经济双重天花板，单纯依靠制程升级已难以满足AI芯片对高带宽、低时延和低功耗的指数级需求。当前主流的CoWoS封装虽广泛应用于AI/HPC芯片，但其硅中介层成本高昂，单片超100美元，占封装成本一半以上；同时受圆形晶圆与方形芯片的结构性矛盾影响，面积利用率持续下降，热应力翘曲问题对良率形成挑战。先进封装技术正呈现两大核心演进趋势：从晶圆级向面板级升级、从有机材料向无机材料迭代。面板级封装在超大尺寸场景下面积利用率可从45%提升至81%，成本下降10%-20%。玻璃基板凭借可调CTE、纳米级表面平整度、低介电损耗等优势，能够从根源上缓解大尺寸封装中的翘曲问题，并支持2μm以下高密度布线，成为下一代芯片基板的核心方向。 ◼全球龙头厂商正加速玻璃基板产业化布局，2026年有望成为商业化元年，2028年前后进入快速渗透期。台积电于2025年正式将部分CoWoS升级为CoPoS，通过从圆形晶圆向方形面板切换，首条试验产线预计于2026年启动，目标2028年底至2029年上半年规模化量产，英伟达等列为首批战略合作伙伴。Intel于2023年发布Glass-Core方案，以玻璃替代ABF有机载板，2026年首次展示EMIB+玻璃芯基板样品，实现无微裂纹超低翘曲及45μm超细间距凸点。2026年有望成为玻璃基板商业化元年，Intel已展示实物样品，TSMC推进CoPoS试验线，三星电机计划2027年量产，预计2028年前后行业进入规模化渗透阶段。 ◼玻璃基板的应用场景正拓展至CPO光电共封装及6G射频无源集成领域，国内产业化已取得实质突破。玻璃基板凭借低介电损耗、高平整度及光学透明性，成为光电一体化集成的理想衬底。康宁于2021年提出基于玻璃的光电共封装方案，在同一基板上集成低损耗光波导与TGV电互连结构。在6G射频与集成无源器件领域，玻璃基板30GHz下损耗角正切低于0.001，显著降低插入损耗。国内上海芯波与云天半导体联合推进的3D Glass IPD项目累计交付已突破1000万颗，标志着全球首条3DGlass IPD产线实现规模化稳定生产。 核核心心要要点点提炼提炼 ◼玻璃基板市场空间广阔，上游原片是产业链最核心环节，中游TGV通孔成型与填充是核心工艺瓶颈。2024年全球先进封装市场规模约450亿美元，预计2030年达800亿美元，复合增长率9.4%。上游玻璃原片核心材料为无碱/低碱硼硅特种电子玻璃，全球市场由康宁、AGC、肖特主导，国内凯盛科技、旗滨集团、力诺药包、戈碧迦等加速追赶。值得注意的是，半导体玻璃基板与药用中性硼硅玻璃共享同一核心材料体系，国内药用玻璃企业凭借长期积累的配方调控能力，能够相对快速地切入该赛道。中游核心工艺TGV通孔成型方面，激光诱导刻蚀是当前最优路径，可实现深宽比1:10至1:50、最小直径10mm的通孔，且无碎屑及微裂纹。通孔金属化填充采用化学镀种子层加“底向上”电镀方案以实现无缺陷填充，但大面积、多层布线仍面临光刻对准精度、层间粘附力及冷热循环分层等关键工艺挑战。 ◼当前产业链核心瓶颈集中在上游配方与均匀性、中游深孔填充及多层布线，国内企业有望在2026年商业化窗口期实现从0到1的突破。当前产业链核心瓶颈集中于玻璃原片高纯度配方调控、大尺寸均匀性控制、TGV高深宽比无缺陷填充，以及多层布线光刻对准与层间附着力提升。国内企业在药用硼硅玻璃领域实现快速国产替代，山东药玻、力诺药包等具备向半导体玻璃基板延伸的底层能力。国内上市公司及创新企业已在原片、TGV加工、金属化填充、封装检测等全产业链形成初步布局，有望在2026年商业化元年开启之际把握从0到1的产业窗口期。 ◼投资建议：玻璃基板凭借可调CTE、低介电损耗及高平整度等优势，正成为下一代先进封装的核心技术方向，2026年商业化元年开启后有望迎来从0到1的产业窗口期。产业链上游：原片环节技术壁垒高、价值量大，且与药用硼硅玻璃底层共通，国产替代空间最为明确，建议关注已在硼硅玻璃领域实现突破的凯盛科技、旗滨集团、力诺药包、戈碧迦，以及具备药用玻璃国产替代能力的山东药玻；中游加工及设备环节：建议关注具备玻璃基板精密加工能力以及在TGV通孔制备、金属化核心工艺上实现突破、量产进度领先的厂商，相关企业包括彩虹股份、京东方、沃格光电、云天半导体、帝尔激光、德龙激光等。此外，TGV电镀设备及电镀液方面：建议关注东威科技、三孚新科等；TGV电镀添加剂及配套化学品方面：建议关注艾森股份、天承科技等；光刻及检测设备方面，建议关注洪田股份、芯基微装等。 ◼风险提示：技术产业化进展不及预期风险、行业竞争加剧风险、市场需求不及预期风险、研究报告使用的公开资料可能存在信息滞后或更新不及时的风险、第三方数据失真风险。 行业背景：AI算力驱动封装材料革命 1.11.1后后摩摩尔尔时时代代的系的系统统性能性能瓶瓶颈颈 ◼摩尔定律逼近物理与经济双重天花板。过去数十年，半导体行业主要依赖晶体管尺寸持续缩小推动芯片性能提升，即经典“摩尔定律”路径。但随着制程进入5nm、3nm及以下节点，晶圆制造复杂度与资本开支快速攀升。以7nm工艺为例，其相比传统制程可实现约2倍晶体管密度、超1.25倍频率提升及约50%功耗下降，但单位面积成本却大幅上涨——5nm工艺的单位硅片成本已达到45nm的5倍。同时，大模型驱动下AI算力需求正以指数级速度增长，单纯依靠制程升级已难以满足AI芯片对于高带宽、低时延和低功耗的需求。◼先进封装成为提升芯片性能的关键途径。先进封装技术依托2.5D/3D异构集成、Chiplet、多芯粒互连及混合键合等核心 技术，可在不突破制程极限的前提下，实现GPU、CPU、HBM等不同功能芯片之间的高速互连与高密度集成，大幅缩短信号传输路径、降低数据的传输功耗并提升散热效率，从而缓解传统制程升级面临的“功耗墙”瓶颈问题。 ◼CoWoS是台积电主导的先进封装技术，也是当前AI/HPC芯片的主流封装方案。CoWoS是台积电推出的2.5D先进封装技术平台，全称为Chip-on-Wafer-on-Substrate。该技术的核心特征是在芯片与封装基板之间引入一层中介层，通过中介层上的高密度互连，将多颗芯片集成于同一封装体内。先在300mm硅晶圆上制作高密度RDL与TSV（硅通孔），再将GPU/CPUChiplet与HBM堆叠集成于硅中介层之上，最后封装至ABF/BT有机基板。根据中介层材质与结构差异，CoWoS已演化出三条技术路线：CoWoS-S采用硅中介层搭配硅通孔，提供最 高 互 连 密 度 ；CoWoS-R以 重 布 线 层 为 核 心，省 去 硅 中 介 层 ；CoWoS-L则融合前两者特点，在重布线层中嵌入局部硅桥，属于平衡型架构。目前，CoWoS主要应用于AI加速器、高性能计算芯片等场景，支持将GPU/CPU等逻辑芯片与HBM高带宽内存进行异构集成。◼CoWoS面临的主要瓶颈：从制造经济性角度看，硅中介层构成显著 的成本项。中介层虽无需采用最先进制程节点，但其制造仍需占用半导体晶圆厂的洁净室、设备和产能资源。据行业估算，一片大型硅中介层的单价可超过100美元，在整体封装成本中的占比可达一半以上。从物理限制角度看，受12英寸圆形晶圆与AI芯片方形大尺寸的结构性矛盾影响，面积利用率呈下降趋势。以英伟达产品为例，B200芯片在一片晶圆上仅能放置16颗，较上一代H100的29颗明显减少。同时，中介层尺寸还受光罩曝光面积制约，超出单光罩尺寸时需采用拼接方案，进一步增加了工艺复杂度。此外，随着芯片面积增大，封装过程中的热应力可能引发翘曲问题，对电性连接可靠性与良率形成挑战。 来源：半导体行业观察、未来半导体、中泰证券研究所 ◼先进封装技术正呈现两大核心演进趋势：从晶圆级（WLP)向面板级(PLP)升级、从有机材料向无机材料迭代。◼在封装载体维度：晶圆级封装（WLP）受圆形载具限制，在大尺寸chiplet与interposer封装场景下存在材料利用率低且 单批次产出有限等问题。根据YoleGroup报告，在4565mm²的超大尺寸interposer场景下，300mmwafer仅可排布7个interposer，面积利用率45%；而采用300×300mm或600×600mmpanel后，面积利用率可提升至81%，并分别带来10%和20%的成本下降。相比圆形wafer，矩形panel更适合大尺寸chiplet/interposer的规则排布，同时更大的panel尺寸也有助于提升单次加工数量、摊薄设备及工艺成本。◼在封装材料层面：当前先进封装仍主要依赖有机基板与硅中介层两类材料体系。随着AI芯片功耗与封装面积同步攀升， 传统有机基板因与硅芯片热膨胀系数（CTE）严重失配，正面临翘曲失效的可靠性瓶颈，推动材料体系从有机向无机加速演进。硅的CTE约3ppm/°C，而有机基板（如ABF树脂）通常达17-20 ppm/°C，二者相差6至7倍。小尺寸芯片尚可承受此差异，但当AI芯片功耗达数百瓦、封装尺寸急剧放大后，热循环产生的应力集中足以引发结构翘曲甚至焊点开裂，直接威胁互连可靠性。以玻璃、陶瓷为代表的无机材料，CTE可调控至与硅接近匹配，并具备更高的表面平整度与更低的介电损耗，能够从根源上缓解翘曲并改善高频传输性能。 ◼CoPoS（面板上芯片再封装基板）被视作先进封装面板化的重要升级方向，旨在解决传统CoWoS架构在大尺寸AI芯片封装场景下面临的晶圆产能受限及单位成本持续提升等问题。CoPoS的核心变化在于制造平台由传统圆形晶圆转向方形面板载体，以大尺寸面板RDL替代传统硅中介层，并采用玻璃、蓝宝石等高稳定性材料作为中介层载具，搭配多层RDL技术，实现更大面积、更高效率的封装制造。相较300mm晶圆，当前行业主流面板规格已扩展至310×310mm、515×510mm、750×620mm等，大幅提升单次工艺加工面积与封装产出数量。根据台积电规划，公司首条CoPoS试点产线预计于2026年启动，并计划于2028-2029年实现量产，首家客户已确定为英伟达。◼Glass-core，Intel的玻璃芯板技术路线：Intel是全球最早规模化布局玻璃基封装研发的企业之一。2023年9月，公司 正式提出玻璃基板技术路线，核心思路是以玻璃作为芯层材料取代有机封装基板中的有机芯层，以ABF或其他类似材料通过加成/半加成工艺完成增层制备的FCBGA封装基板。相较传统有机基板，玻璃芯基板在尺寸稳定性、布线精度及大尺寸封装适配能力等方面具备明显优势。Intel规划于2030年前实现该技术的大规模量产导入。 1.51.5四四种种先先进进封封装路装路线线对比对比 ◼CoWoP（一体式无损封装）是一种新兴的系统级封装创新技术，其核心思路是以多层PCB直接替代传统ABF/BT封装基板。具体而言，芯片首先通过微凸点连接至硅中介层，再经由C4凸点直接与PCB主板互连，从而省去传统有机封装载板环节。相较传统先进封装架构，CoWoP具备多方面优势：1）是通过缩短信号传输路径、减少中间互连层级，可有效改善数据延迟及电源完整性；2）通过与散热器直接接触来改善散热管理；3）去除ABF/BT基板和使用大面板PCB工艺可以降低40-50%的封装成本；4）高通量PCB面板制造技术能够支持更快的规模化生产。其难点在于需同时解决精细PCB制造、大尺寸板级平整度、大电流供电以及先进检测等多项高难度工艺问题，对产业链制造能力与良率控制提出较高要求，目前CoWoP仍处于概念和早期演示阶段。 ◼玻璃基板