海外测试机龙头行业交流20260221

2026年02月24日20:19 关键词 GPU晶体管数量测试时间测试机HBM DRAM CP测试FT测试逻辑带3D堆叠SLT高温烘烤裸晶圆封装高低温测试存储器算力算法测试流程测试设备 全文摘要 本次讨论涵盖了测试设备行业的发展现状与未来趋势，着重讨论了高性能芯片测试的复杂性、市场中的竞争格局、以及技术创新的重要性。对话指出，随着高晶体管数量芯片的出现，测试时间增长和技术难度增加，行业需通过技术进步优化测试方法以降低成本。同时，国产厂商虽在中低端市场迅速发展，但在高端市场面临挑战。 海外测试机龙头行业交流-20260221_导读 2026年02月24日20:19 关键词 GPU晶体管数量测试时间测试机HBM DRAM CP测试FT测试逻辑带3D堆叠SLT高温烘烤裸晶圆封装高低温测试存储器算力算法测试流程测试设备 全文摘要 本次讨论涵盖了测试设备行业的发展现状与未来趋势，着重讨论了高性能芯片测试的复杂性、市场中的竞争格局、以及技术创新的重要性。对话指出，随着高晶体管数量芯片的出现，测试时间增长和技术难度增加，行业需通过技术进步优化测试方法以降低成本。同时，国产厂商虽在中低端市场迅速发展，但在高端市场面临挑战。讨论还强调了AI芯片和HBM等新兴技术对测试设备行业的影响，以及未来技术演进和市场细分的重要性。整体而言，对话呈现了从技术细节到行业战略的全面视角，揭示了测试设备行业在面对技术挑战和市场竞争时，需通过持续的技术创新和策略调整以维持竞争优势，并展望了面向未来的技术研发方向。 章节速览 00:00 GPU芯片测试流程与传统芯片的差异分析 对话围绕GPU芯片测试流程与传统消费级芯片的差异展开，专家详细对比了两者在测试时间、测试机配置及规模上的显著不同，强调了GPU芯片因晶体管数量庞大而需更长测试时间，且测试设备成本更高。同时，提及了高低温测试及SLT等测试环节的相似性，以及GPU芯片测试对测试机需求量的增加。 06:26 HBM内存测试流程解析 对话详细阐述了HBM（高带宽内存）的测试流程，从晶圆级的DRAM测试开始，经历CP1至CP3阶段的烘烤与测试，确保每一颗DRAM芯片的质量。随后，通过3D堆叠封装成堆迭die，并进行接口通讯验证。逻辑带的测试与普通SOC类似，完成后与DRAM堆叠进行3D和风，形成初代HBM，再通过逻辑测试机进行整体测试。最后，封装并进行FT测试，确保HBM整体性能，准备与GPU合服。 10:24晶圆级封装技术与系统级测试流程解析 讨论了晶圆级封装技术，特别是poser interposition，其在提高带宽和密度方面的优势，以及相关的测试流程。从晶圆级别的连通性测试到封装后的系统级测试（SLT），详细解释了从GPU与HBM的连接，到最终子系统的完整测试过程，强调了测试环节的重要性与方法。 12:43 HBM与GPU测试流程详解 对话深入探讨了HBM和GPU的测试流程，包括裸晶圆阶段的多次CD测试，这些测试主要通过不同的温度条件验证芯片的稳定性和可靠性。此外，还讨论了HBM堆叠测试、高低温测试的重要性，以及HBM封装测试的复杂性。对于GPU，其测试时间增长与晶体管数量增加有关，同时测试难度提升导致ATE测试机成本上升。HBM测试覆盖裸晶圆、逻辑层和封装层，而interposer和close测试则侧重于连接性和SLSLT测试。 16:24 CP与FT测试在存储芯片中的应用及技术挑战 讨论了CP（晶圆级）与FT（封装后）测试在存储芯片中的不同应用场景及其技术难点。对于简单芯片，CP测试侧重于基础电气特性，而FT测试承担更复杂的功能验证；高端芯片如CPU，CP与FT测试内容接近，但针对memory， 尤其是DDR5和HBM，CP阶段受限于探针卡的物理结构，难以实现高速测试，因此高速测试主要在FT阶段进行，这对测试设备的高速信号处理能力提出了更高要求。 21:14芯片测试方法学的重要性与掌握者 讨论了芯片测试方法的制定者及其重要性，指出测试方法应由芯片设计公司根据自身芯片特性确定，以提升测试效率和良率，同时强调了原厂通过数据分析和经验积累掌握测试know how的关键作用，第三方或封测厂在此方面不具备同等能力。 23:41国内存储测试机厂商进展与技术门槛分析 对话讨论了国内存储测试机厂商在CB测试环节的进展，指出合肥某厂商与长兴合作，预计25年出测试机；长春某厂商也在验证阶段，尚未批量导入。技术打磨是关键，高端测试需专用AC芯片，低端则可通过FPGA实现。厂商间差异涉及政府关系与投资支持。 27:14 ATE设备采购额在不同行业和阶段的差异分析 讨论了在CPU、GPU和存储测试中，ATE设备采购额的差异，指出CB阶段设备价值较低，而FT阶段尤其是高速测试设备价值显著提升。GPU测试机单价值约200万美元，大规模采购可能降至150万美元。存储测试机根据速度不同，价值从三四十万美元到250万美元不等。CP测试机采购额约为FT测试机的30%到50%。 31:32 AI芯片测试成本控制与创新优化 讨论了AI芯片测试成本上升的问题，提出通过改进测试程序减少测试时间，以降低测试成本。强调了测试技术迭代，如从单颗测试到多颗同时测试，以及提升向量扫描速度，从而缩短测试时间。此外，指出不跟进行业技术进步将影响竞争力。最后，提到折旧成本需由企业自身考虑优化。 34:22艾德曼与泰瑞达公司业绩差异解析 讨论了两家公司业绩差异的原因，包括客户群体、技术能力和市场周期性影响，以及AI爆发后艾德曼因前期积累而迅速增长，而泰瑞达需时间调整策略以应对变化。 38:59 AI通胀对芯片测试耗材影响分析 对话围绕AI通胀对芯片测试耗材的影响展开，探讨了CP和FT耗材差异，以及良率问题对测试环节的影响。提到GPU与HBM芯片测试特点，分析了探针台、分选机等设备在AI芯片通胀中的表现。强调了CP测试在AI芯片生产中的重要性，以及GPU和HBM芯片测试流程的不同。 43:26系统级测试与传统测试的区别及未来趋势 对话讨论了系统级测试（SLT）在传统消费电子和AI GPU大芯片中的应用差异，以及SLT与自动测试设备（ATE）的区别。SLT更侧重于实际应用场景的测试，如游戏流畅度，而ATE主要检测物理功能。随着技术进步，SLT将逐渐取代功能测试（FT），测试流程将趋向于CP和SLT的增多。对于测试设备制造商而言，SLT和ATE设备的开发存在一定的技术迁移难度，但整体上，SLT的难度可能低于ATE。 50:32存储与逻辑测试机融合趋势及模拟测试机市场分析 讨论了存储与逻辑测试机未来可能的融合趋势，以及模拟测试机在全球市场中的地位和需求变化。模拟测试机市场规模较小，占全球测试机市场的15%左右，主要受益于大功率测试需求和高性能电源管理模块的发展，但整体增长较为稳定，周期性不明显。未来，随着AI和消费电子的复苏，模拟测试机的需求将得到一定拉动。 56:04高端SOC测试市场准入壁垒分析 对话深入探讨了国内企业在高端SOC测试领域面临的两大核心挑战：一是技术层面的核心芯片获取难题，尤其是艾德曼和泰瑞达自研的H芯片，外购渠道受限；二是客户信任与验证周期长的障碍，高端芯片对质量要求极高，不愿承担初期风险，导致市场准入难度大。中低端市场因成本敏感度高，国产化进展迅速，而高端市场则需克服技术和市场双重壁垒。 01:01:22芯片测试机平台锁定效应解析 对话深入探讨了芯片公司选定测试机平台后不愿轻易更换的原因。技术角度分析，更换测试机需重开发测试程序与夹具，影响良率稳定性，增加额外成本。运营角度指出，欧赛厂商已投入大量资本购买特定品牌测试机，更换将导致资源闲置，影响合作伙伴关系。因此，从技术和运营双重视角，芯片公司面临显著的转换成本，形成平台锁定效应。 01:06:40逻辑与存储测试机市场竞争力分析 讨论了国内中低端逻辑测试机市场的竞争态势，以及海外龙头如何保持细分市场优势，包括可能的战略放弃低端市场。同时，分析了新兴测试机公司从逻辑测试机转向存储测试机或反之的壁垒，强调了客户合作、know-how掌握及供应链差异的重要性，指出通过收购是完成转型的一种方式。 01:11:42测试机行业转型与技术极限探讨 对话围绕测试机行业从移动端向AI、HPC端转型的趋势展开，分析了客户采购新机与旧机升级两种模式对营收的影响，未提及收入拆分。进一步讨论了存储测试机同测数的提升空间，指出在逻辑芯片测试中，GPU芯片规模大导致同测数受限于测试资源，而非AI芯片则受分选机效率限制，目前同测数达到16已接近极限。存储测试机方面，测试资源丰富，但探针卡密度增加带来物理极限，影响通知数进一步提升，成为技术难点。 01:19:43测试行业收费模式与联合研发趋势探讨 对话围绕测试行业收费模式的未来变化进行讨论，指出目前行业普遍采用按小时收费，尚未观察到按数据量或类似大模型的收费模式转变。同时，提及内存等硬件成本上涨对产品定价的影响，以及测试卡和风险机成为性能提升壁垒的现象。讨论还涉及与主流厂商的联合研发趋势，强调新一代芯片测试方法学需厂商间合作优化，以提升测试效率与效果。 发言总结 发言人3 他对本次会议进行了系统的概述，着重讨论了GPU大芯片的测试流程及其与消费级芯片的差异，特别是关注于高带宽内存(HBM)和高密度内存(HDM)在测试过程中的特殊要求，如多次电路板(CP)测试、高低温测试等。他深入探讨了GPU测试的复杂性，包括从晶圆到成品的多个测试阶段，以及这些测试与传统芯片测试的显著区别。此外，他询问了SLT测试机台与ATE测试机台的差异，以及在全球范围内模拟测试机需求的长期趋势。他还讨论了测试设备供应商面临的竞争态势和如何维持竞争优势的问题，包括转换成本、客户信任，以及进入高端测试市场的壁垒。他还提出了关于测试设备收费模式以及与合作伙伴进行联合研发的可能性，强调了技术创新在降低测试成本和提高效率方面的重要性。整个讨论围绕着测试设备市场的现状、技术趋势、以及如何应对市场的变化进行了深入的分析和探讨。 发言人4 深入探讨了芯片测试技术的多个维度，首先指出了消费电子产品如手机与GPU在测试流程上的相似性，但强调了测试机配置与测试时间的显著差异，特别是GPU由于其高端特性，测试时间长且对测试机配置要求高，从而推高了测试成本。接着，他分享了随着测试技术的进步，不仅芯片测试时间和测试机利用率得到了优化，还显著提升了芯片良率。此外，他还关注了测试机市场的动态变化，包括测试技术的迭代升级、不同测试技术的应用及其对高端测试设备需求的市场响应，明确指出测试技术的进展对整个芯片制造业的重要性。 发言人2 他首先对等待的投资者们表达了歉意，并对他们的参与表示感谢，随后介绍了会议内容的转变，从昨天由耗材专家分享AI通胀背景下耗材测试环节的变化，转为今天邀请设备端资深专家深入探讨。他详细询问了测试设备的分类、测试方法的制定、国产设备在技术突破上的可能领域，以及AI通胀下CP与FT测试耗材的不同之处，强调了对这些议题深入讨论的重要性，并对辅助设备的市场情况提出了疑问，显示出对测试设备及耗材领域的深入关注和兴趣。 发言人1 首先概述了会议的基本规则和注意事项，特别强调了会议内容的保密性，提醒所有参会者不得泄露会议纪要。他还说明了电话和网络参会者提问的方式，确保每位参会者都能有效参与讨论。会议接近尾声时，他对所有参会者的参与表示感谢，并推荐了使用AI工具和进门APP来获取更多资源的方法，希望这些工具能为大家的工作带来便利。最后，他祝大家工作顺利，圆满结束了发言。 要点回顾 在AI通胀背景下，耗材测试环节发生了哪些变化？ 发言人2：昨天我们请了测试产业链中耗材环节的专家分享了相关变化，但由于电话会议中没有具体内容，我无法提供详细回答。 发言人4：GPU大芯片在测试流程上与普通消费级芯片如手机AP相似，都有CP和FT测试阶段。但GPU由于晶体管数量庞大（例如英伟达黑鲨芯片超过1000亿个晶体管，比智能