二季度收入创季度新高，毛利率环比回升

第三方集成电路测试企业，包括晶圆测试和芯片成品测试。公司是独立的第三方集成电路测试企业，主营业务包括晶圆测试、芯片成品测试以及与集成电路测试相关的配套服务，目前拥有晶圆测试、芯片成品测试及测试方案开发、SLT测试、老化测试等全流程测试服务，测试的晶圆和成品芯片在类型涵盖CPU、GPU、MCU、FPGA、SoC芯片、AI芯片、射频芯片、存储芯片、传感器芯片、功率芯片等芯片种类，在工艺上涵盖各类制程，在晶圆尺寸上涵盖12英寸、8英寸、6英寸等主流产品。2024年上半年收入中，晶圆测试占比55%，芯片成品测试占比34%，其他收入占比11%。 二季度收入创季度新高，环比扭亏为盈。受益于市场复苏对测试需求增加和部分新客户进入量产，公司2024上半年实现收入4.30亿元(YoY+37.85%)，归母净利润1086万元(YoY-84.66%)，扣非归母净利润422万元(YoY-91.99%)；由于新建产能的产能利用率处于爬坡期，毛利率同比下降9.3cpt至28.56%；研发费用同比增长67%至6450万元，研发费率同比提高2.6pct至15%。其中2Q24实现收入2.46亿元(YoY+43%，QoQ+34%)，创季度新高，归母净利润1116万元(YoY-74%)，扣非归母净利润834万元(YoY-74%)，环比扭亏为盈；毛利率为30.06%(YoY-8.7pct，QoQ+3.5pct)。 客户数量200余家，逆周期扩充测试产能。成立以来公司积累了广泛的客户资源，目前客户数量200余家，涵盖芯片设计、制造、封装、IDM等类型的企业。公司积极把握集成电路行业国产化替代的机会，一方面快速扩充高端测试产能，2023年逆周期扩张的新建产能在2024年发挥作用，6月以来位于上海及无锡的测试基地的中高端集成电路测试的产能利用率已经达到较为饱满的状态；另一方面加大研发投入，重点突破5G射频芯片、高性能CPU芯片、高性能算力芯片、FPGA芯片、复杂SoC芯片等各类高端芯片的测试工艺难点，成为中国各大芯片设计公司高端芯片测试的自主可控的重要供应商之一。 投资建议：给予“优于大市”评级 公司是国内独立第三方集成电路测试企业，受益于半导体周期上行和高端芯片国产化趋势 ， 我们预计公司2024-2026年归母净利润同比增长-58.52%/+109.02%/+79.23%至0.49/1.02/1.83亿元，对应2024年9月6日股价的PE分别为91/43/24x，给予“优于大市”评级。 风险提示：新技术研发不及预期；下游需求不及预期；行业竞争加剧。 盈利预测和财务指标 第三方集成电路测试企业，收入逐年增长 独立的第三方集成电路测试企业。公司成立于2016年，2022年10月在上交所上市，主营业务包括晶圆测试、芯片成品测试以及与集成电路测试相关的配套服务，坚持“以中高端晶圆及成品测试为核心，积极拓展工业级、车规级及高算力产品测试”的发展策略，聚焦高算力芯片（CPU、GPU、AI、FPGA）、先进架构及先进封装芯片（SoC、Chiplet、SiP）、高可靠性芯片（车规级、工业级）的测试需求，重点服务于我国的人工智能、云计算、物联网、5G、高端装备、新能源电动车、自动驾驶、高端消费电子等战略新兴行业的发展。 图1：集成电路测试 截至2024年二季度末，公司第一大股东是上海蕊测半导体科技有限公司，持股比例为31%；实际控制人为骈文胜，其通过上海蕊测半导体科技有限公司及员工持股平台宁波芯伟半导体科技合伙企业（有限合伙）合计间接持有公司16.79%的股份。公司共有5家全资子公司，分别在无锡、南京、深圳、天津、上海，其中无锡、南京、深圳三家子公司从事集成电路测试，天津子公司从事技术软件开发，上海子公司设立后尚未开展具体业务。 图2：公司股权结构（截至2024年二季度末） 2019-2023年收入CAGR为75%，2024上半年同比增长37.85%。公司2019年以来收入持续保持正增长，从2019年的7793万元增长到2023年的7.37亿元，CAGR为75%。2024上半年收入为4.30亿元，同比增长37.85%，其中晶圆测试占比55%，芯片成品测试占比34%，其他占比11%；2Q24收入为2.46亿元，同比增长43%，环比增长34%。 图3：公司营收及同比增速 图4：公司季度营收及增速 2019-2023年归母净利润CAGR为80%，2024上半年同比减少85%。公司2019-2022年归母净利润每年保持正增长，从2019年的1128万元增长到2022年的2.43亿元，2023年同比减少52%至1.18亿元，2019-2023年CAGR为80%。2024上半年归母净利润为1086万元，同比减少85%；其中2Q24归母净利润为1116万元，同比减少74%，环比扭亏为盈。 图5：公司营收及同比增速 图6：公司季度营收及同比增速 毛利率近年呈下降趋势，晶圆测试毛利率高于芯片成品测试毛利率。公司综合毛利率从2019年的51.63%逐年下降至2023年的38.96%，2024上半年为28.56%。 其中晶圆测试毛利率从2019年的52.66%提高至2021年的59.91%，后降至2023年的42.84%，2024上半年为33.42%；芯片成品测试毛利率从2019年的47.16%提高至2020年的48.75%，后降至2023年的30.14%，2024上半年为20.38%。毛利率下降主要是由于产品结构和产能利用率变化。 图7：公司毛利率 图8：公司主要期间费率 高端测试和高可靠性测试增加测试需求 公司主要业务是晶圆测试和芯片成品测试 晶圆测试（ChipProbing，简称CP）是指通过探针台和测试机的配合使用，对晶圆上的裸芯片进行功能和电参数测试，其测试过程为：探针台将晶圆逐片自动传送至测试位置，芯片的端点通过探针、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，判断芯片功能和性能是否达到设计规范要求。测试结果通过通信接口传送给探针台，探针台据此对芯片进行打点标记，形成晶圆的Mapping，即晶圆的电性测试结果。 图9：Mapping示意图 芯片成品测试（FinalTest，简称FT）是指通过分选机和测试机的配合使用，对封装完成后的芯片进行功能和电参数测试，其测试过程为：分选机将被测芯片逐个自动传送至测试工位，被测芯片的引脚通过测试工位上的基座、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，判断芯片功能和性能是否达到设计规范要求。测试结果通过通信接口传送给分选机，分选机据此对被测芯片进行标记、分选、收料或编带。 晶圆测试系统通常由支架、测试机、探针台、探针卡等组成，芯片成品测试系统通常由测试机、分选机、测试座组成。 图10：晶圆测试系统示意图 图11：芯片成品测试系统示意图 2019年以来公司晶圆测试收入逐年增长，芯片成品测试收入仅2023年减少。公司晶圆测试收入由2019年的6932万元逐年增长到2023年的4.43亿元；芯片成品测试收入由2019年的569万元增长到2023年的2.44亿元，其中2023年由于半导体行业下行同比减少13%，其他年份均保持增长。 图12：晶圆测试收入及增速 图13：芯片成品测试收入及增速 独立第三方测试在我国发展空间大，“高端测试”和“高可靠性测试”提供增量 我国的独立第三方测试产业起步较晚，2018年以后才进入快速发展期。从渗透率的角度来看，2023年我国最大的三家内资独立第三方测试企业占我国的测试市场份额仅4.06%，市场渗透率还有很大提升空间。公司积极把握集成电路行业国产化替代的历史机遇，一方面快速扩充高端测试产能，另一方面加大研发投入，重点突破5G射频芯片、高性能CPU芯片、高性能算力芯片、FPGA芯片、复杂SoC芯片等各类高端芯片的测试工艺难点，成为中国各大芯片设计公司高端芯片测试的自主可控的重要供应商之一。目前公司客户数量200余家，客户涵盖芯片设计、制造、封装、IDM等类型的企业。 表1：公司典型客户 国产高端芯片量产将推动高端芯片测试需求。2018年以后，国产SoC主控芯片、CPU、GPU、AI、FPGA等各类高端芯片经过研发迭代、持续升级，部分产品已经进入量产阶段，未来几年有望陆续进入大规模量产，对应的高端芯片测试需求也将增长，测试要求也将提高，近几年测试行业针对高算力芯片和Chiplet芯片的测试难点进行了创新。 高算力芯片通常指的是能够提供高计算性能的集成电路，通常用于数据中心、高性能计算、人工智能应用、图形处理、超级计算机等领域，以支持复杂的计算任务和实时数据分析等。高算力芯片的测试难点主要体现在高性能运算需要的数据仪表高速数据吞吐，大测试向量深度，以及测试过程中产生的高功耗，瞬间大电流的测试以及相应产生的芯片散热，高精度的温度控制等测试难点及挑战。针对高算力芯片的测试难点，部分测试厂商优化了算法，降低了对测试硬件特别是存储深度的需求，提高了测试效率，降低了测试成本。 通过优化主被动散热系统设计，提高了温度控制的精度，有效的降低了测试过程中芯片核心温度的变化幅度，提高了测试准确度和有效性，降低了测试成本。 图14：鲲鹏920处理器 Chiplet为短期内破局先进制程限制提供了一种新的可能，但Chiplet将一颗大的SoC芯片拆分成多个芯粒，因此其相较于测试完整芯片难度更大，尤其是当测试某些并不具备独立功能的Chiplet时，测试程序更为复杂。众多芯粒的测试需要在晶圆阶段完成，这就需要更多的探针来同时完成测试。特别是对于3D IC来说，从外部来看，其内部就是一个“黑盒子”，测试探针只能通过表面的一些点来获取有限的数据量，这对3D IC的分析测试带来了很大的挑战。同时，为了提升合封后的整体良率，Chiplet也对测试和质量管控提出了更高的要求，包括互连线路的信号质量验证、互操作性功能验证、测试覆盖率等考虑，此外也对晶圆级CP与Chiplet合封后成品FT测试流程和测试设备提出更高挑战。 针对于高性能Chiplet芯片的测试难点，测试行业创新性的开发了多种测试方案来满足相应需求：针对高性能ChipletCPU芯片成品测试，可以使用高端测试机配合适当的高性能测试接口板实现完整的测试 。 针对高性能ChipletPMIC（电源管理芯片）芯片成品测试，可以使用高端的模拟测试板卡配合合适的测试接口板设计来完成完整测试。此外针对不同型号Chiplet小芯片相互连接的信号质量，相互操作性等测试难点，部分测试厂商开发了SLT的综合测试方案，建立了对应的测试模块库，对于高性能Chiplet芯片的成品测试所属的相关项目设计相应的测试方案，提高了测试的整体覆盖率，完整覆盖了产品的需求。 图15：基于Chiplet的异构架构应用处理器示意图 “高可靠性测试”受益于车规级芯片国产化趋势。车规级芯片是专门为汽车电子系统设计和制造的集成电路，汽车电动化和智能化推动了车规级芯片的用量，从而增加了车规级芯片测试需求。车规级芯片与普通商用芯片的主要区别在于其更高的可靠性、安全性和耐久性要求。对于按照国际标准（美国制定的汽车电子标准）Grade-0&1类的产品来说，需要产品的缺陷率为0。面对车规级芯片“0缺陷”的要求，传统的测试技术存在各种的覆盖率的缺陷或者稳定性和可靠性风险，车规级芯片对可靠性的要求十分苛刻，其测试过程需要使用三温探针台、三温分选机和老化测试设备，因此又被称为“高可靠性测试”。 为了满足车规级芯片的测试需求，部分测试厂商建立了一整套高稳定验证的老化测试技术和方案，配置了高可靠性测试相对应的高、中、低功耗老化平台，并对应提出了对车规级芯片完整的管控流程，提高了测试的覆盖率，增强了可靠性缺陷的检测能力。通过完善的测试流程管控和数据分析，在人机料法环多个维度的系统升级，加强车规芯片测试的量产稳定性，实现“0缺陷”的测试需求。 图16：全球汽车半导体市场规模 盈利预测 假设前提 2023年半导体