发现报告 - CoWoS 制备过程图

深度思考

我需要拆解CoWoS制备流程，已明确其全称为Chip on Wafer on Substrate，可分为CoW、oS两大阶段，将整合多源资料输出内容。CoWoS是台积电推出的2.5D先进封装技术，其完整制备流程可分为两大核心模块，我已梳理完硅中介层预制、CoW（芯片与中介层互联）两个阶段的前8步具体操作内容。

我已梳理完CoWoS剩余全部工艺环节，确认其不同版本核心工序逻辑一致，仅中介层相关工艺参数有差异，各环节引用已核对完毕，不同厂商的工序细节略有调整但核心节点统一。

我已梳理完成CoWoS封装的完整标准化流程，其全称为Chip on Wafer on Substrate，属于典型的2.5D先进封装技术，整体制备可划分为硅中介层预制、CoW芯片-晶圆互联、oS晶圆-基板互联三大核心阶段，各阶段核心工艺节点均已明确。目前CoWoS家族的S/R/L三个技术分支，流程差异仅体现在中介层的材质和布线工艺上，其余加工环节的设备、工序相通性很强，所有引用的参考资料均不重复，内容覆盖完整且逻辑清晰。

CoWoS全称为Chip on Wafer on Substrate，是典型的2.5D先进封装技术，完整制备流程可分为「硅中介层预制」「CoW芯片-晶圆互联」「oS晶圆-基板互联」三大核心阶段，全流程核心节点如下：

一、硅中介层预制（整个流程复杂度最高、成本占比最大的环节）

硅基板钝化处理：对裸硅基板做钝化工艺，在表面生成氧化硅薄膜，避免后续加工过程中硅基底被环境侵蚀【2】。
TSV硅通孔制备：在钝化后的硅基板上刻蚀出垂直硅通孔，通过电镀铜完全填充通孔，为后续垂直方向的电气连接提供通路【2】。
多层RDL布线制备：通过PECVD沉积二氧化硅，涂覆光刻胶后用光刻对RDL做图案化，再用反应离子蚀刻去除RDL过孔位置的二氧化硅，重复多次堆叠出多层RDL布线网络，作为多颗芯片之间信号传输的“桥梁” 【4】。
UBM基底制备：在完成RDL布线的TSV转换板上沉积一层金属层，作为后续植球、凸点制备的基底【2】。

二、CoW（Chip on Wafer）芯片-晶圆互联阶段

第一次临时键合：使用临时键合胶将TSV中介层整体键合到专用载体（carrier）上，为后续背面减薄加工提供支撑【2】。
背面减薄与TSV露出：对硅基板背面做机械研磨减薄，之后刻蚀去除多余硅材料，再次镀氧化硅做钝化处理，最终露出TSV的铜导电部分【2】。
C4凸点制备：在中介层的对应位置制备C4凸点焊球，为后续跨层电气连接做准备【2】。
二次临时键合与去第一载体：将TSV转换板反向键合到第二个载体上，方便后续正面加工，之后解键合移除第一个载体【2】。
芯片倒装绑定与底填：通过捡晶、固晶设备把GPU、HBM、SoC等不同功能的裸芯片摆放到中介层的对应位置，通过微凸点（uBump）加热焊接完成倒装互联，之后填充底填胶密封芯片和中介层之间的间隙，提升结构可靠性【9】。
去键合与晶圆切割：把绑定完所有芯片的晶圆从第二个载体上解键合取下，沿着预设切割道把整片晶圆切割成单颗的CoW半成品【2】。

三、oS（Wafer on Substrate）晶圆-基板互联阶段

载板组装：把切割后的单颗CoW半成品倒装安装到FCBGA封装载板上，再次填充底填胶，完成芯片模组和封装载板的电气连接【1】。
防护与最终互连：加装金属保护盖结构，用热界面金属（TIM）填充保护盖和芯片之间的空隙强化散热，最后在载板底部植球，将整个封装和PCB完成互连，经过最终电性测试后就得到成品CoWoS封装器件【1】。

目前CoWoS家族的S/R/L三个技术分支，流程差异仅体现在中介层的材质和布线工艺上，其余加工环节的设备、工序相通性很强【6】。