事件分析：TPCA 2026 quick takeaways

高階載板技術趨勢與挑戰

AI資料中心技術挑戰與載板發展方向

AI資料中心為提升運算效能，面臨高速互連、高效供電及熱管理三大技術挑戰。隨著晶片整合規模擴大、功耗增加，PCB與IC載板需朝更大尺寸、更高密度及更多層數發展，並提升訊號完整性、電源完整性及翹曲控制能力。高階載板尺寸朝向「極大尺寸（Extreme Large Body Size）」發展，目前業界已進入110 x 110 mm量產階段，並推進至150 x 130mm與150 x 150 mm（CPO載板）的樣品開發階段，未來更可延伸至230 x 230mm。極大尺寸載板需搭配加厚的Multi-Layer Core（2層至6層Core），以提供足夠結構剛性，並增設電源/接地層維護電源完整性（PI）。大尺寸載板上不再追求極端微細線路，重心轉向「大尺寸、高層數、整合多顆內埋元件（Bridge /矽電容）」。

高階載板產業發展關鍵技術

1. 高階載板（IC Substrates）：

   • 極大尺寸（Extreme Large Body Size）：Body Size發展至110 x 110 mm量產，150 x 130mm/150 x 150mm樣品開發，未來230 x 230mm極限規格。載板總層數普遍達到15~20層以上，230 x 230mm規格需30多層。
   • Multi-Layer Core（多層芯板）：將多層Core疊加，提升結構剛性與PI/SI。現階段高階載板仍以Multi-Layer Core為主，因Glass Core面臨易碎、價格高昂等限制。
   • 內埋元件（Bridge /矽電容）：主要埋設於增層結構中，靠近上層晶片以優化PI/SI。Roadmap顯示2026量產結構為10/2/10; 8/6/8，NPI為18/2/18; 10/n/10，2027為14/n/14，2028為16/n/16，最大板身從93x93mm成長至150x150mm。

2. EMIB-T載板技術挑戰：

   • 極高對位精度（Alignment）：放置Bridge等微小元件時需精確對齊，對位偏差即失效。
   • 異材質結合與可靠度（Material Bonding & Reliability）：矽元件與載板接合面易產生气泡，導致分層問題。
   • 不可重工（No Rework）與高成本：元件埋入後無法取出一重工，不良即報廢，成本風險高。
   • 事前檢測（Known Good Die,KGD）：元件嵌入前需通過良率檢測。
   • 多顆矽橋（Multi-Bridge）良率挑戰：多顆內埋使對位與結合難度倍數級上升。

3. Multi-Layer Core（多層芯板）載板：

   • 優化PI與SI：設置更多Power/Ground層分流電流，提供更穩定電力。
   • 結構強度與板彎控制：加厚Core結構提升剛性與平整度，抵御熱應力與板彎。

4. CPO（Co-Packaged Optics）IC載板：

   • 極大尺寸與高層數：載板尺寸比一般GPU載板更大，趨勢越做越大，目前推進至150 x 150 mm（開發階段），未來230 x 230mm。層數普遍15~20層以上（高達20幾層至30幾層）。
   • 整合多項高階技術：集成了極大尺寸、Multi-Layer Core、微孔（MicroVia）及內埋元件。
   • 核心基底角色：載板本身不可或缺，持續作為晶片與光電模組間供電與訊號承載的核心基底。