玻璃基板：AI封装升级驱动，TGV产业链迎黄金发展期

分析师何鲁丽执业证书编号：S0680523070003邮箱：heluli3652@gszq.com 分析师张一鸣 打造极致专业与效率 摘要 ◆后摩尔时代，晶体管早已触及物理极限，CoWoS封装方面面临着产能不足、成本高、发热翘曲等问题。随着AI芯片性能持续提升，英伟达核心GPU由H100的4nm演进至VR200的3nm，晶体管数量、显存带宽和功耗不断提升，单纯依靠制程微缩已难以持续支撑性能增长，先进封装与Chiplet成为突破瓶颈的重要方向。当前2.5D、3D等先进封装路线并行发展，其中CoWoS已成为高端AI芯片的重要封装方案，但仍存在产能不足、光罩尺寸受限、大尺寸硅中介层成本及良率压力较高、ABF载板热膨胀系数失配导致翘曲等问题。 ◆玻璃基板多重性能领先，为先进封装产业重要发展方向。相较有机基板、硅基中介层和陶瓷基板，玻璃基板具备低且可调的热膨胀系数、较优介电性能、高平整度以及大尺寸制造能力，可支持约2/2μm精细线路和约25μm Core Via，有望改善大尺寸封装中的翘曲、信号损耗及面积利用率问题。目前玻璃基板已形成CoPoS、Intel Glass-Core、CPO和玻璃桥等多种应用方式。据PMarketResearch，全球玻璃基板市场规模由2020年的71.2亿美元增长至2024年的90.3亿美元，预计2032年达到168.1亿美元。与此同时，CPO等新兴应用亦有望拓展潜在应用空间。 ◆TGV打孔和孔内金属化是玻璃基板制造的两大核心技术难点。玻璃基板制造流程主要包括玻璃切割与清洗、TGV打孔、湿法刻蚀、光学检测、PVD种子层沉积、铜电镀、ABF压合增层等，其中TGV形成直接影响后续种子层沉积、金属化、填充和可靠性。目前TGV打孔主流方案为激光诱导改性+湿法化学蚀刻（LIDE），对应飞秒激光加工和湿法刻蚀设备；孔内金属化涉及种子层沉积和铜电镀，后续还需CMP实现表面平坦化。设备端，国内帝尔激光、汇成真空、盛美上海、华海清科等厂商已在相关设备领域形成布局。 ◆投资建议：建议分三条主线关注：1）TGV精密加工，关注玻璃通孔加工及相关玻璃基板制造环节；2）核心设备卖铲人，重点关注TGV激光打孔、PVD种子层沉积、铜电镀、CMP等关键工艺设备；3）上游原片环节，关注具备玻璃原片研发、制造能力，并有望向半导体玻璃基板领域延伸的厂商。相关标的建议关注：京东方、TCL科技、深天马、沃格光电；帝尔激光、大族激光、华工科技、英诺激光、德龙激光、海目星、华海清科、汇成真空、盛美上海、东威科技、北方华创；天承科技、彩虹股份、凯盛科技等。 ◆风险提示：研发不及预期风险，技术路线不确定性风险，第三方数据及信息准确性风险，宏观经济环境风险，贸易限制风险，行业竞争格局风险。 目录 AI芯片需求持续井喷，2.5D封装方案面临瓶颈 多重性能领跑，玻璃基板为封装产业核心方向 玻璃基板的技术难点：激光打孔和孔内金属化 投资建议与风险提示 01 AI芯片需求持续井喷，2.5D封装方案面临瓶颈 AI芯片性能飞速提升，传统封装/摩尔定律早已无法满足需求 ◆传统封装是将单颗芯片用塑料壳保护起来、再通过引脚连接电路板的简单外壳结构。以DIP为代表的传统封装将芯片密封于黑色塑料壳体内，两侧金属引脚直接插入PCB焊接，结构简单、成本低，是1970–1980年代集成电路的主流封装形态。其结构由内到外分为三层：最内层将单颗裸芯片固定在金属托盘上，中间层通过细金属键合线将芯片与外部引脚连通，最外层注入环氧塑料封装成型形成黑色外壳。这一结构的本质是“一颗芯片、一个壳、两排引脚”。 ◆过去50年芯片性能的提升严格遵守摩尔定律。摩尔定律指的是：芯片上可容纳的晶体管数量大约每12个月会增加一倍，性能会在18个月内翻倍。它精准描述了此后半个世纪半导体行业的发展节奏，芯片性能以指数级持续跃升。 后摩尔时代，芯片制程已到3nm，晶体管早已触及物理极限 ◆最新的英伟达VR200芯片制程已到3nm，晶体管早已触及物理极限。后摩尔半导体行业不再单纯依靠“缩小晶体管尺寸”来提升芯片性能的时期近年来，英伟达核心GPU芯片晶体管数量上持续增进，制程从H100的4nm发展到VR系列的3nm，晶体管早已触及物理极限，再往下做，会带来散热和漏电等严重问题。 ◆为了突破行业瓶颈，行业提出三大方向：先进封装与芯粒技术(Chiplet)；新材料与新结构；架构的创新等。 先进封装有横向拓展(2.5D)、纵向堆叠(3D)和3.5D几种思路 ◆CoWoS（2.5D的一种）特别适合处理器与内存之间需要大带宽互连的场景。多颗芯片整合于硅中间层上，透过TSV与RDL实现高速互连，中间层下方通过有机载板和PCB连接实现电气互联。芯片间距离近、信号传输快、散热也相对容易管控。 ◆3D封装的核心是将多颗芯片垂直叠放，进一步压缩占用面积、提升集成密度。靠底部的芯片与顶部的芯片通过垂直的TSV直接连通，数据传输极快，整体体积非常小，数据传输速度极快，但制造难度高，热量集中。3D堆叠已在HBM产品中实现规模化商用，而将HBM直接堆叠于GPU上的3D集成仍面临较大的散热挑战。 ◆3.5D封装结合了2.5D封装的平面扩展与3D封装的垂直堆叠优势，常用于人工智能（AI）和高性能计算（HPC）芯片。 CoWoS封装技术核心在于硅中阶层，但其并非先进封装终点 ◆CoWoS封装技术是台积电开发的2.5D先进封装技术，主要包括三种主要类型： •CoWoS-S（Silicon Interposer）采用传统硅中介层，互连密度高，是高端HPC/AI芯片的重要2.5D封装方案，H100采用此方案，成本较高，尺寸受硅片限制。•CoWoS-R（RDL Interposer）以有机重布线层替代硅中介层，成本更低、尺寸更灵活，但互连密度低于CoWoS-S，适合对成本敏感的中端产品。•CoWoS-L（Local Silicon Interconnect）采用RDL中介层与局部硅互连（LSI）的混合方案，在关键互连区域保留局部硅桥，兼顾高密度与大尺寸扩展性，GB200双Die拼接正是采用此方案，代表当前最先进的量产CoWoS技术。◆随着AI芯片规模持续扩大，中介层制造成本急剧攀升，据Epoch AI测算，先进封装成本加封装良率损失已占B200总制造成本约三分之一；封装尺寸越大翘曲越难控制，良率损失明显；多层堆叠结构也使信号路径变长、传输损耗增加。 Intel具备多种不同的2.5D封装技术，适配不同场景 ◆英特尔具备多种不同的2.5D封装方案，针对不同的场景实现分层覆盖全市场、性能/成本/场景精准匹配。Intel有EMIB系列、Foveros-S/R/B（无源基底Die、RDL中介层）、EMIB-T/M、EMIB 3.5D等多套2.5D方案，不同方案适配的场景不同：1）EMIB 2.5D（嵌入式多芯片互连桥）是不用铺满整片硅，只在芯片缝隙埋一小块硅桥做高速互联的低成本2.5D封装技术；2）Foveros-S 2.5D：所有芯粒平铺在Passive Base Die（无源硅基底/硅中介层）上；3）Foveros-R 2.5D：所有芯粒平铺在一整片RDL薄膜中介层铺在基板上方，预计2027年准备投产；还有FoverosDirect 3D和EMIB 3.5D等方案。 2.5D和3D封装方案各有千秋，适用于不同的场景 ◆两者的核心差异，在于芯片的摆放方式与由此带来的性能、成本、散热的不同取舍。2.5D封装牺牲了部分集成密度，换来了更好的散热管控与更高的量产良率，因此成为当前AI驱动的HPC芯片封装的主流方案。3D封装则以极致的互连密度与最短信号路径见长，但散热瓶颈决定了它目前主要用于低功耗的存储芯片。 CoWoS的核心瓶颈：成本高昂、载板翘曲问题严重、产能不足等 ◆目前CoWoS的瓶颈： ◆1）产能严重不足：封装所需的设备交付周期过长，扩产速度难以追赶AI芯片厂商需求；TSMC一家独大，全球大部分的2.5D封装产能依赖于TSMC，据Counterpoint Research，2026年台积电CoWoS供需缺口仍约20%，预计2027年随着自有产能向18万片/月提升，供需缺口将收窄至约10%。 ◆2）光罩大小已触及物理极限：单颗芯片面积受限，传统半导体光刻机的光罩（掩膜版）存在固定尺寸上限（约858mm^2）；折中方案容易拉低良率，AI芯片尺寸持续增大，只能将单片大芯片拆分为多颗芯粒，再依靠中介层完成集成拼接；该方式不仅提升了封装工艺复杂度，还显著抬高生产制造难度与生产成本。 ◆3）良率管控与成本高昂：CoWoS-S方案采用大尺寸硅中介层，只要中介层任意一处出现缺陷，整片中介层连带其上所有芯片都会直接报废，推高制造成本；多颗高带宽内存（HBM）与逻辑芯片高密度整合，对封装对位、键合精度形成巨大考验；圆形硅片裁减成方形大小，面积利用效率约在50%左右。 ◆4）翘曲问题严重：ABF载板的热膨胀系数远大于硅中介层与芯片，AI芯片TDP较高容易引发翘曲问题。此外，还有整机测试时间长等问题。 02 多重性能领跑，玻璃基板为封装产业核心方向 玻璃基板具备较优的介电性能，热膨胀系数（CTE）低且可调 ◆有机基板是目前最主流的封装基板，成本低、工艺成熟，但随着芯片性能提升，已经到材料极限。采用ABF等积层绝缘材料的有机基板广泛应用于消费级CPU、GPU封装，但其热膨胀系数高、封装尺寸越大越容易翘曲，难以支撑下一代芯片的更高技术需求。 ◆硅基中介层互连密度高，CTE匹配，是当前高端AI芯片封装的主流方案。CoWoS-S可实现超高密度互连，硅中介层采用晶圆级BEOL等精细加工工艺，成本高昂，尺寸扩展受制造工艺限制。 ◆陶瓷基板导热性能突出、热膨胀系数较低，以AlN为例，导热率约150–240 W/m·K，CTE约4.6–4.8 ppm/K，适用于高发热器件，如光源、光通信等场景。陶瓷材料刚性较高，已在相关电子封装领域形成长期产业化应用。 ◆玻璃基板是以玻璃为核心的新一代封装载体材料。有别于传统有机基板与硅基中介层，玻璃基板将极低热膨胀系数、高平整度、低介电损耗等优异物理特性引入封装领域，从材料层面突破了现有封装技术的核心瓶颈。 玻璃基板用于封装的优点：超强热稳定性、抗翘曲和经济优势等 ◆封装方案更换成玻璃基板的优势： ◆1）极致平面度，支持超高密度线路：玻璃表面平整度远优于有机材料，可精准制作更细密的微型线路；同等面积下可集成更多晶体管，显著提升芯片运算速度。◆2）超强热稳定性与抗翘曲：玻璃高温环境下仍能保持平直；CTE和硅芯片高度接近，可大幅降低冷热循环带来的封装失效风险。◆3）卓越的电气性能：玻璃的介电性能较优，能够降低高频信号损耗、缩短信号延迟，保障信号传输完整、无串扰失真。◆4）大尺寸制造具备经济性优势：玻璃可以做成很大的平面板，适配越来越大面积的AI芯片，没有边缘浪费问题；面板生产技术成熟，有望大幅度降低生产成本。 玻璃基板应用方式：CoPos、Intel Glass-Core、CPO和玻璃桥 ◆CoPoS是台积电推出的下一代面板级封装方案。CoPoS改用方形面板作为封装载体，目前台积电正推进试验线建设，预计未来数年进入生产。 ◆Intel Glass-Core是英特尔历经十年研发的玻璃芯层基板技术，目标是用玻璃替换有机基板的核心层。 ◆CPO光电共封装有两种方案：1）封装载板更换成玻璃基板，用光信号取代铜线传输数据；2）Glass Bridge玻璃桥是一种玻璃制成的光互连组件，架在光纤阵列和光子芯片中，充当光路转换桥梁（光波导耦合），解决两者无法直接对接的行业痛点；玻璃基板透明、热稳定性高，天然适合作为光波导载体。 玻璃基板市场稳步扩容，CPO等新兴应用打开增量空间 ◆全球玻璃基板市场持续扩容，CPO等新兴应用有望贡献增量需求。据PMarketResearch，全球玻璃基板市场规模由2020年的71.2亿美元增长至2024年的90.3亿美元，预计2032年达到