AI互连系列报告（一）：构筑当前AI算力集群互连底座的PCIe总线与Retimer&Switch芯片

电子 2026年08月25日 投资评级：看好（维持） ——行业点评报告 陈蓉芳（分析师）chenrongfang@kysec.cn证书编号：S0790524120002 陈瑜熙（分析师）chenyuxi@kysec.cn证书编号：S0790525020003 陈凯（分析师）chenkai1@kysec.cn证书编号：S0790526030004 ⚫现代高速互连技术基石，PCIe凭借多重核心优势全面覆盖多元算力场景 PCIe（Peripheral Component Interconnect Express）是一种通用高速串行扩展总线，用以替代传统并行总线，凭借串行点对点、可扩展带宽的架构革新，成为计算机硬件互联核心基石。AI算力扩张加速PCIe迭代，该标准速率约每3-4年翻倍且保持向后兼容，目前PCIe5.0已成熟、6.0规模化部署。凭借成熟普及的产业生态、完备兼容性、高速可扩展带宽三大优势，PCIe已覆盖全类型计算设备与多类算力场景，可兼顾AI服务器领域的内外互连，满足不同细分场景的差异化需求；未来PCIe8.0还将助推先进封装、光互连与系统功耗优化技术落地。 数据来源：聚源 相关研究报告 ⚫PCIeRetimer：修复高速链路信号，支撑AI算力集群规模化扩展 《去日化材料破局|湿电子化学品：需求扩容+工艺升级+国产替代，步入量价齐升快车道—行业深度 报告》-2026.8.24 PCIe Retimer是用以应对PCIe标准迭代提速过程中，因链路插损不断加剧，造成的严重信号衰减、时序紊乱等难题而诞生的核心器件。PCIe Retimer通过时钟恢复电路校正信号抖动与时序偏差，改善高速长距传输质量、延长传输距离，相较同类方案具备性能、标准化与生态优势，可灵活适配PCIe、CXL工作模式，兼容各类高速外设互连。目前PCIe Retimer已全面落地服务器场景，一般在通用服务器单机搭载2-4颗，而在AI服务器中其用量随GPU配置规模稳步提升，有效破除多GPU互连信号瓶颈，保障AI算力集群高效协同，支撑高代PCIe技术规模化落地。 《长存控股发布招股书，台积电完成1.6nm工 艺 开 发—行 业 周 报 》-2026.8.23 《Fab厂业绩超预期，联想AI业务显著增长—行业周报》-2026.8.16 ⚫PCIe Switch：破除CPU直连下的多卡算力瓶颈及绕行高同步时延，构筑AI超节点高速互连核心底座 PCIe Switch依托内部Crossbar交换矩阵拓展独立下行通道，不占用CPU原生资源，突破CPU原生通道数量约束，统一调度各类加速硬件数据传输，有效缓解了AI场景下，仅依靠CPU原生PCIe通道时产生的多卡算力瓶颈以及PCIe直连架构下因跨GPU通信绕行CPU内存造成的高同步时延。PCIe Switch还可实现外设与GPU直连，支持GPU Direct Storage、RDMA等功能。PCIe Switch持续迭代，端口与通道规模不断扩充，同时新增多主机、FabricLink组网能力，FabricLink功能还能规避跨CPU通信瓶颈，全面支撑超节点搭建。伴随大模型规模化部署，高速互连成为算力升级核心，PCIe Switch已成为AI服务器迈向超节点的必备芯片。 ⚫超节点加速建设抬升PCIe配套芯片需求天花板，看好国产核心替代者 我们认为，随着AIDC加速建设叠加超节点渗透，Switch&Retimer芯片整体需求有望加速扩容。看好卡位关键节点且占据先发优势的国产核心替代者。 核心推荐标的：万通发展，澜起科技。 ⚫风险提示：PCIe技术发展不及预期、配套芯片研发进展不及预期、AI算力建设不及预期。 目录 1、PCIe协议在AI产业扩容下加速发展，传输速率逐代升级..................................................................................................32、PCIe技术及配套器件已成为AI时代的数据中心连接基石..................................................................................................42.1、PCIe Retimer：信号完整性与长距离传输的核心保障................................................................................................42.2、PCIe Switch：突破CPU通道物理限制，实现灵活拓扑和GPU均衡访问..............................................................63、风险提示..................................................................................................................................................................................10 图表目录 图1：PCIe协议具备串行通信机制、点对点连接设计及可扩展带宽能力三大核心特性.......................................................3图2：随着PCIe协议代际更新，插入损耗预算同步增长并成为核心挑战..............................................................................5图3：利用PCIe Retimer可实现根复合体（RC）与端点设备（EP）之间稳定、无差错通信..............................................5图4：AI服务器最新架构及配套PCIe Retimer芯片配套示意图...............................................................................................6图5：PCIe Switch的FabricLink功能可实现GPU间高效直传与大规模组网.........................................................................7图6：Astera Labs Scorpio P系列PCIe Switch芯片系统拓扑示例.............................................................................................8图7：英伟达8卡AI服务器DGX-1架构采用单CPU配双PCIe Switch.................................................................................8图8：Meta 8卡AI服务器Grand Teton采用单CPU配双PCIe Switch.....................................................................................8图9：PCIe Switch的FabricLink功能可实现GPU间高效直传与大规模组网.........................................................................9 表1：PCIe协议传输速率逐代翻倍，单通道带宽持续提升.......................................................................................................3表2：PCIe Switch核心功能概览..................................................................................................................................................7表3：核心推荐标的汇总表（截至2026年8月25日）............................................................................................................9 1、PCIe协议在AI产业扩容下加速发展，传输速率逐代升级 PCIe是通用高速串行扩展总线，也是GPU最基本的连接总线标准。PCIe（Peripheral Component Interconnect Express）最初由Intel在2001年提出，是一种连接CPU与GPU、SSD、网卡等外设的高速串行计算机扩展总线标准，后续该标准被命名为“PCI-Express”，简称“PCIe”，旨在替代旧的PCI、PCI-X和AGP总线标准。PCIe凭借串行总线架构实现了对传统PCI并行总线的全面革新，成为了现代计算平台的核心互联技术。同时PCIe通过串行通信机制、点对点连接设计及可扩展带宽能力三大核心特性突破了传统并行传输模式下的技术局限，这些技术特性不仅为显卡、存储设备、网卡等外设提供了远超传统PCI的传输带宽与更低延迟，更通过高效资源调度降低系统占用，成为支撑当代计算机硬件高速互联的核心技术基石，深刻影响着整个计算系统的架构设计与性能优化方向。 资料来源：半导体行业观察公众号、开源证券研究所 PCIe协议在AI算力需求快速增长背景下加速迭代，目前已发展至8.0代际。PCIe协议自诞生以来自诞生以来已走过20余年历程，从PCIe1.0到正在开发的PCIe8.0，传输速率基本每3-4年翻倍增长并保持良好的向后兼容特性。且随着人工智能算力需求快速增长，数据中心内部的高速数据传输正面临前所未有的压力，进一步推动了PCIe协议的快速迭代，到2025年，数据中心中广泛使用的代次是PCIe 5.0和PCIe 6.0；2027年后PCIe 7.0或将开始大规模采用，逐渐普及并接替前代标准；PCIe 8.0的规模化应用预计出现在2030年以后，将进一步提升带宽和传输性能。 PCIe架构中长期在各种高增长垂直领域依然展现出强大的增长潜力。随着PCIe技术迭代升级和发展应用，已发展为现代计算机硬件互联的核心技术。2025年正式发布的PCIe 7.0完整规范在延续PCIe 6.0核心架构的基础上实现了全方位升级，其核心特性与AI场景的核心需求深度绑定，不仅精准破解了行业现存的互联痛点，更实现了跨互联层级的历史性突破。具体来看，PCIe 7.0 x16通道512 GB/s的双向带宽，已逼近NVLink等厂商专用片间互联协议的性能水平，纳秒级的端到端延迟也与Scale-up层级的需求高度匹配；PCIe 7.0通过信号完整性优化、重定时器扩展支持，结合全新的光纤规范，将有效传输距离延伸至百米级，可直接支撑Scale-out层级的万卡集群互联，实现超节点之间的高速数据同步，彻底打破了PCIe协议仅能用于节点内互联的固有局限。在PCIe 7.0逐步进入商用落地阶段的同时，PCI-SIG已同步启动PCIe 8.0标准的研发工作。该标准计划于2028年发布正式规范，将为下一代超大规模AI计算提供全新的互联底座，进一步强化并拓展跨层级互联的核心能力。 2、PCIe技术及配套器件已成为AI时代的数据中心连接基石 2.1、