半导体行业分析手册之二：混合键合设备：AI算力时代的芯片互连革命与BESI的领航之路

SECURITIES 混合键合设备：AI算力时代的芯片互连革命与BESI的领航之路 ——半导体行业分析手册之二 分析师刘航执业证书编号：S1480522060001研究助理李科融执业证书编号：S1480124050020 摘要 语言学习平台Q1:混合键合是什么?先进封装已成为驱动算力持续提升的“后摩尔时代”新引擎，键合技术的性能直接决定了集成系统的上限。键合技术本身经历了从引线键合、倒装芯片、热压键合到扇出封装的演进，最终迈向混合键合时代。混合键合通过铜-铜直接键合取代传统凸块，实现了10μm以下的超精细间距互连，在互连密度、带宽、能效和单位互连成本上带来数量级提升，是支撑3D堆叠与异构集成的关键突破。其工艺分为晶圆对晶圆（适合存储等均匀小芯片）和芯片对晶圆（适合大芯片及异构集成）。目前，混合键合已在3D NAND、CIS（取代TSV）等领域成熟应用，并正加速向HBM、AI芯片、DDR6+及SoIC等高性能计算场景扩展，成为突破算力与带宽瓶颈、重塑产业链价值的核心使能技术。 Q2：混合键合的优势与挑战？混合键合拥有极致互连密度与性能突破、工艺兼容性与成本优化潜力以及三维集成与异构设计灵活性等优势。然而要成功大批量生产混合键合，需要解决与缺陷控制、对准精度、热管理、晶圆翘曲、材料兼容性和工艺吞吐量等相关的挑战。 Q3：混合键合设备未来市场需求？混合键合技术正从先进选项转变为AI时代的核心基础设施。在存储领域，HBM5为实现20hi超高堆叠采用此项“无凸块”技术以突破物理极限；在逻辑集成侧，以台积电SoIC为代表的技术借其实现超高密度异构集成。行业已进入高速落地期：台积电等大厂提前扩产，HBM4/5与高端AI芯片将率先规模应用，相关设备需求预计在2030年前实现数倍增长，标志着该技术已成为驱动下一代算力的确定方向。 Q4：海内外及中国大陆主要有哪些企业参与？混合键合设备市场呈现“海外主导、国产突破”的鲜明格局。荷兰BESI凭借在高端市场的深厚积累占据全球约70%的份额，呈现绝对龙头地位。与此同时，中国设备商正加速追赶并实现从零到一的突破：拓荆科技已推出首台量产级混合键合设备并获得重复订单，引领国产化进程；百敖化学、迈为股份的混合键合设备已交付客户并进入产业化验证阶段。在行业高景气与国家大基金重点投入的驱动下，国产设备正凭借不断提升的精度与稳定性，在3D集成与先进封装的关键赛道上快速切入，市场份额有望持续提升。 Q5:BESI如何成为AI驱动下混合键合技术范式转换的核心受益者？BESI作为全球混合键合设备的绝对领导者，凭借其覆盖从传统封装到尖端2.5D/3D集成的完整设备组合，确立了在高性能计算市场的核心地位。其旗舰产品Datacon8800 CHAMEO ultra plus AC能够实现100nm的对准精度与2000 CPH的吞吐量，标志着混合键合技术正从实验室走向规模化量产。研发上，与应用材料（AMAT）的战略股权合作（AMAT持股9%为最大股东）。财务上，其先进封装业务以超过65%的毛利率展现了强大的技术溢价能力。当前，公司增长引擎已成功从传统移动业务切换至AI驱动的新范式，数据中心、2.5D封装和光子学应用的订单呈现爆发式增长，这清晰印证了在AI硬件升级的范式转换下，产业资本正快速流向以混合键合为代表的尖端制造环节，使其站在了半导体产业向先进封装和异构集成升级的结构性风口之上。 摘要 语言学习平台通过借鉴Besi公司的成长之路，希望对于国内混合键合设备行业有一定借鉴作用，我们认为：①先进封装行业迅速发展，Besi对先进封装设备进行深而广布局，产品组合涵盖从传统的2D封装到尖端的2.5D和3D封装技术，持续地进行技术攻坚与精益化管理至关重要；②积极开展战略合作与生态共建，其中与应用材料（AMAT）的联盟是典范，共同开发全集成混合键合解决方案。这种合作实现了共赢，突破了单一公司能力的边界。 投资建议：混合键合（Hybrid Bonding）技术是后摩尔时代突破算力瓶颈的关键使能技术，其需求正由AI/HPC（高性能计算）和HBM（高带宽内存）的爆发式增长强力驱动。当前市场由海外龙头主导，但国产替代机遇明确。受益标的：拓荆科技、百傲化学、迈为股份等。 风险提示：下游需求放缓、技术导入不及预期、客户导入不及预期、地缘政治风险。 Q1混合键合是什么？ 1.先进封装正在成为“后摩尔时代”的算力新引擎 先进封装正在成为“后摩尔时代”的算力新引擎。在传统印象中，芯片性能的提升主要依赖制程工艺的不断微缩。但进入7nm以下，“功耗墙、内存墙、成本墙”三重瓶颈逐渐显现，制程继续往前推进的成本与难度大幅上升。此时，先进封装应运而生。简单来说，先进封装是通过多芯片集成、高密度互联、异构架构，在系统层面释放算力潜能的封装方式。 设计面积极限已至，数据爆炸倒逼“连接效率”革命。传统SoC设计逐渐逼近光刻掩膜极限，这迫使芯片架构向Chiplet演进，以模块化方式解决良率和扩展问题。除了微缩，芯片堆叠成为增加晶体管数量的重要手段，而键合（Bonding）技术则成为实现芯片堆叠的关键。键合技术的线宽和能耗直接决定了整个芯片系统的性能上限。高性能计算（HPC）中使用的尖端半导体设备的计算能力不断提高，随之而来的便是互连的增加，必须快速有效地处理和传输大量数据，才能实现所需的性能，各种组件（如处理器、内存和加速器）之间需要高速数据传输和通信，因此需要更密集的互连。以HBM为例，从HBM2/2E到HBM3/3E，再到预计2026年商用的HBM4/5，堆叠层数将从8层提升到16层甚至更高，封装压力指数级增长。 资料来源：Besi，东兴证券研究所 资料来源：Besi，东兴证券研究所 1.混合键合：先进封装的下一个十年 混合键合是一种先进的封装技术，结合了两种不同的键合技术：介电键合和金属互连。混合键合是在熔融键合（Fusion Bonding）基础上发展而来的技术，通过在键合界面嵌入金属焊盘实现晶圆面对面连接，它采用介电材料（通常是氧化硅，SiO₂）与嵌入式铜(Cu)焊盘结合，允许在硅晶片或芯片之间建立永久电连接，而无需焊料凸块。这种无凸块方法通过减少信号损耗和改善热管理来提高电气性能，以形成牢固、导电且机械稳定的互连，实现高密度、高性能的3D集成，通常当互连的连接间距小于或等于10um时使用混合键合。 混合键合突破传统极限。与传统的引线键合和倒装芯片技术相比，混合键合可以实现高密度互连，并且由于垂直连接缩短了布线距离，因此有望提高电气性能、降低功耗和减少通信延迟，相比用触点和焊球的键合表面可以实现非常精密的互联间距调节，其在先进封装中的应用也越来越广泛。 1.1混合键合的发展历程 1975s-1995s：WireBond时期。引线键合技术，通过金属引线实现芯片与基板的电气连接，成本低廉且工艺成熟，但受限于引线长度和布局方式，信号传输路径较长，难以满足高性能计算芯片的需求。1995s-2012s：FlipChip时期。倒装芯片技术，通过在整个芯片正面布置锡球/铜柱凸块，连接密度提升的同时还缩短了信号传输路径，被广泛 应用于CPU、GPU和高速DRAM芯片的封装，当凸点间距缩小到40μm以下时，传统回流焊工艺会出现翘曲和精度问题。2012s-2015s：TCBBonding时期。热压键合技术，通过加热（通常300–400°C）并施加机械压力，促使金属扩散和塑性变形，形成冶金键合。 2015s-2018s：HDFanOut时期。扇出封装技术，基于重组技术，芯片被切割完毕后，将芯片重新嵌埋到重组载板，封装测试后将重组载板切割为单颗芯片，芯片外的区域为Fan-Out区域。 2018s-2025s：HybridBonding时期。2D晶体管缩小的时代日渐放缓，混合键合带来3D新时代。其主要用于实现不同芯片之间的高密度、高性能互联。技术关键特征是通过直接铜对铜的连接方式取代传统的凸点或焊球（bump）互连，从而能够在极小的空间内实现超精细间距的堆叠和封装，达到三维集成的目的。 1.2混合键合的分类（按工艺） 混合键合按照工艺可以分为晶圆到晶圆(W2W)或芯片到晶圆(D2W)工艺，通过紧密间隔的铜焊盘垂直连接。C2W（芯片到晶圆）键合相比W2W具有更高的灵活性，可单独测试筛选优质芯片再键合，降低整体缺陷率；支持异构集成（不同工艺节点/尺寸芯片组合），减少材料浪费，降低成本、提升效益。 以晶圆状态堆叠在顶部和底部更加干净的过程，步骤更少提供更高的对准精度、吞吐量和键合良率，生产率优于D2W 芯片到晶圆（C2W）键合是指将裸半导体芯片直接键合到晶圆上的过程，而无需使用凸块或焊料等中间材料。该技术是2.5D/3DIC集成、异构集成和MEMS器件等先进封装工艺的关键。为了在C2W键合中实现超高速和高精度，必须研究几个关键技术：对准、键合力控制、热管理和精确贴装 将半导体器件切成顶部的芯片，然后层压在底部的晶圆上仅测试和键合已知良好芯片(KGD)，芯片逐个挑选，生产力方面不如W2W，但因为选择并堆叠好的芯片产量更高。难度较大、良率相对较低芯片单独放置在载体晶圆或玻璃上（集体芯片到晶圆方法），CIS和存储中已有应用，对逻辑和高带宽内存(HBM)很有意义 有缺陷的芯片粘合到良好的芯片上，从而导致良好硅的浪费顶部芯片和底部芯片的尺寸必须一致，限制了异构集成选项的灵活性W2W用于具有高产量的较小芯片：CMOS图像传感器、3D NAND 1.2混合键合因成本良率划分两大方向 混合键合可以通过晶圆到晶圆(W2W)或芯片到晶圆(D2W)工艺来完成，通过紧密间隔的铜焊盘垂直连接D2W或W2W。对于小尺寸芯片，芯片到晶圆（D2W）封装技术成本更高；但当芯片尺寸增大时，情况则发生逆转——晶圆到晶圆（W2W）技术更为昂贵。 1.3混合键合设备的应用 混合键合的主要应用是3D堆叠(3D Stacking)，例如3D NAND，DRAM，应用领域不断扩大。混合键合主要应用于存储和逻辑，现在3DNAND中得到广泛应用，正逐渐向更多领域扩展，包括DDR6+、SoIC等，Bonding过程依旧以W2W为主，在NAND应用中已成为其重要发展方向。在CIS应用中，混合键合已替代TSV互联，实现了占位面积、TSV成本缩减与混合键合工艺成本间的盈亏平衡。 Q2混合键合的优势与挑战 2.1混合键合的优势 极致互连密度与性能突破 混合键合可实现1μm以下的互连间距，相较传统凸块键合（20μm以上），单位面积的I/O接点数量提升千倍以上，这种高密度互连使芯片间数据传输带宽大幅提升。 工艺兼容性与成本优化潜力： 混合键合兼容现有晶圆级制造流程，可与TSV、微凸块等技术结合形成复合封装方案。 三维集成与异构设计灵活性 该技术支持逻辑芯片、存储芯片、传感器等不同功能单元的垂直堆叠，推动3DIC和Chiplet架构的发展。 2.2混合键合的挑战 良率问题： 表面光滑度需求： 晶圆与晶圆（或芯片与晶圆）之间的亚微米级对准是核心难点，良率将是最大的问题，任何一个芯片出现无法修复的缺陷都可能导致整个堆叠模组报废。 在CMP阶段需要做到表面粗糙度<0.1nm；无金属残留、无微刮痕；热膨胀-退火过程完全协同；HybridBonding才能在量产中实现高良率（>99.9%）和低空洞率（<0.01%）。 洁净度需求： 测试流程复杂： 需要ISO3以上洁净等级，远大于传统ISO5标准，对生产环境要求大，台积电和英特尔正在迈向ISO2或ISO1级别。 使用微凸点技术，可以在焊接微凸点之前测试存储层，但如果改用混合键合技术，测试流程将变得非常困难 Q3混合键合设备未来市场需求？ 3.1HBM520hi世代，三大主要HBM制造商已确定采用混合键合技术 HBM520hi时代押注混合键合，堆叠高度远超12hi时期微凸块技术的上限。在HBM4E技术中，12hi阶段的堆叠仍以微凸块技术为主流，因其工艺成熟度与成本优势显著。即