ASML：2026年第三季度最佳想法——晶圆制造设备上行周期，光刻强度提升

+852 2918 5704david.dai@bernsteinsg.com戴维·戴 (CFA) 欧盟半导体公司阿斯麦控股股份有限公司 +44 20 7762 1857carmine.milano@bernsteinsg.com卡米内·米兰诺，CFA 评级：表现优于 +81 3 6777 6980juho.hwang@bernsteinsg.com黄 Juho 目标价位 2,500.00 EUR2,859.00 USD 阿斯麦：2026年第三季度最佳预期——晶圆厂升级改造、光刻强度提升及定价上涨空间 阿斯麦（ASML）是我们2026年第三季度的伯恩斯坦最佳想法。我们给予其“跑赢市场”评级，目标价为2500欧元。 1,362.202,500.00Upside/(Downside)84%1,741.00/587.80EDME1,601.43FYEDec0.6%547,055541,458截止日期ASML.NA收盘价（欧元）目标价位 (EUR)52周区间股息收益率市值（欧元）（百万）EV（欧元）（M）2026年7月29日 阿斯麦（ASML）凭借不断提升的光刻强度，提供了最佳的增长前景。随着巨大的晶圆后道封装（WFE）支出支持人工智能（AI）的增长，阿斯麦通过提供市场份额日益增长的必要EUV/DUV设备而受益。随着DRAM向更多EUV层迁移，光刻强度正稳步从20%提升至接近30%，而先进逻辑则维持在30%以上。我们预计，到2030年，HNA EUV将被DRAM和逻辑领域几乎所有领先企业逐步采用。 价格上涨和利润率扩大被低估了。ASML的价格上涨包括：1. 在两年内将价格从3800E提升至F，EUV价格上涨20%；以及2. 通过在供应链中实现其价值，进行类似同等比例的价格上涨。我们发现第1点常常被忽视，而第2点则完全未被预期所涵盖。我们认为仅凭第1点，EUV的利润率就能扩大至60%中段，而结合第2点则可能更高。日本设备制造商已开始确认价格上涨，这表明ASML也很可能会这样做。 DUV技术正持续发展，而中国的担忧则有些过度。对于DRAM领域，EUV与DUV的设备使用比例是1:1，因此当DRAM资本支出大幅增长时，DUV部分也会相应按比例增长。中国市场需求也持续保持较高水平；虽然据报道中国正在自行生产DUV（ArFi）设备，但我们认为该设备在短期内无法与ASML形成竞争，并且ASML来自中国的收入贡献已下降至H1的16%（全年为20%），在晶圆前道封装（WFE）同行中处于最低水平。 具有下行保护力的诱人风险/回报。回调后，我们的目标价2500欧元代表约80%的上涨空间。另一方面，当前股价仅是我们2028年每股收益的20倍；如此低的市盈率历史上几乎从未发生过，而且我们的每股收益仍未反映任何额外的价格上涨。在下行保护的情况下，风险/回报极具吸引力。 投资启示 我们看好阿斯麦，将其列为欧盟半导体首选股，目标价2500欧元。 请参阅本报告的披露附录，以获取所需披露信息、分析师认证及其他重要信息。或者，请访问我们的全球研究披露网站。首次发布：2026年7月30日 20:01 UTC 完成日期：2026年7月30日 15:55 UTC 细节 相关研究： 20 Jul 2026 - 全球半导体资本设备：我们需要多少WFE才能达到AI极乐世界？16 Jul 2026 - 阿斯麦2026年第二季度：三重喜悦；将目标价上调至€250013 Jul 2026 - 全球半导体——如果存储器不景气，半导体资本设备还能行吗？ ASML、EUV和DUV型号可在此下载（ASML.NA / ASML Holding NV；EUV型号；DUV型号）。 ASML 仍然是该行业的首选。 岩心强度持续增加，无视投资者担忧。 我们预测光刻强度将继续其上升趋势，到2028年将从24%增加到28%，这得益于DRAM和先进逻辑相对于整个半导体市场的更快增长。这两个细分市场的光刻强度都远高于成熟的逻辑和NAND，这支撑了其混合光刻强度在长期内结构性更高。 在 DRAM 领域，我们估计光刻强度从 1Y 和 1Z 节点略低于 20% 增加到 1c 节点的 26%。这一显著增长是由 EUV 曝光次数的增加所驱动，从 1a 节点的 3-4 次，增加到 1b 节点的 4-6 次，然后到 1c 节点的 6-7 次。随着 1c 节点的渗透率预计在未来几年大幅提升，我们预计整体 DRAM 光刻强度将显著提高。此外，随着 1d 节点引入双图案 EUV 或 HNA 技术，我们预计光刻强度将进一步增加到约 30%。 同样地，逻辑光刻强度从10nm时约20%显著增加，这得益于EUV曝光量的急剧上升，在超过35%强度时，在5nm和3nm处达到峰值。由于GAA技术的采用需要更多非光刻工艺步骤，逻辑光刻强度从3nm下降到2nm，但仍然维持在约32%的高水平。我们预计，随着1.4nm HNA的实施，光刻强度将保持在相似水平，甚至可能增加，并且在1nm节点将进一步上升。 图3：逻辑光刻强度从3nm下降至2nm，但仍维持在约32%。我们预计在1.4nm HNA下将保持相似水平或进一步增加，并且可能在1nm节点再次上升。 图2：我们预计动态随机存取存储器（DRAM）中的光刻强度将有所增加。在1d节点引入双图形EUV（或HNA）预计将推动光刻强度提升至约30%。 内存增长速度快于逻辑芯片，将成为ASML增长的主要驱动力 目前，DRAM已成为阿斯麦（ASML）光刻需求最重要的驱动力，其重要性已超过逻辑芯片。阿斯麦预计2026年存储系统销售额将同比增长超过75%，而先进逻辑/代工业务仅增长25%。这一趋势已在阿斯麦的订单结构中显现，存储系统在总销售额中的占比已从历史约30%上升至 近几个季度中，这一比例约为50%（参见展位4）。 主要原因在于，正如我们所提到的，DRAM的光刻强度增长速度快于逻辑电路。随着DRAM制造商迁移到越来越先进的制程节点，如1c和随后1d，关键光刻层数量持续增加。特别是，DRAM的EUV和浸没式光刻层数都在快速增长，EUV正越来越多地取代此前使用多次DUV曝光的多重图形技术。每当客户用单次曝光EUV替代多重图形技术时，工艺支出中用于光刻的比例就会增加。ASML特别指出，由于这种节点迁移趋势，DRAM中EUV和浸没式光刻的需求都在上升。 与此同时，DRAM 容量扩张的速度正快于逻辑芯片。DDR 和 HBM 的供应紧张以及价格上涨已引发对新建晶圆厂和超大规模晶圆厂的巨额投资。ASML 指出，客户目前正在增加有意义的产能，同时也在规划多个未来的晶圆厂扩张项目。HBM 的建设在技术迁移之外增加了产量因素，管理层将其描述为对 DRAM 光刻需求的“完美风暴”。 • 这反映在我们对EUV曝光增长的预测中，未来五年总DRAM EUV曝光量将增长4.5倍，从2025年的约3.4 MWPM增长至2030年的26.3 MWPM，而逻辑电路的EUV曝光量在同一时期仅增长约3倍。虽然逻辑电路在2nm、3nm以及未来的1.4nm节点上继续受益于与人工智能相关的需求，但更高的光刻强度与更快的产能增加相结合，使得DRAM成为ASML未来几年更强大的增长引擎（图5）。 图5：我们预计，未来五年DRAM的总EUV曝光量将增加4.5倍，占比从26%提升至44%。虽然我们预计逻辑芯片的EUV曝光增速将慢于DRAM，但仍预计其将在未来五年内增长超过两倍。 极紫外光刻技术的应用持续推动光刻机市场份额增长，尤其是在动态随机存取存储器领域。 随着存储器制造商不断追求更小的特征尺寸，DRAM 的缩放持续支持着日益增长的刻蚀强度。特征尺寸预计将从 1a 节点的约 14 纳米缩小到 1d 节点左右的 10 纳米，最终将朝着 1d 节点以下的 10 纳米发展。虽然行业可能在 0a 左右从 6F² 转变为 4F² 单元架构，但这应主要被视为对缩放要求的暂时缓解，而非偏离特征尺寸长期缩小的趋势。管理层认为，持续的节点迁移仍将需要增加 EUV 的采用，HNA 在本世纪末最终将成为必要（见附图 6）。 因此，各代DRAM的EUV曝光次数正在迅速增加。平均EUV层数从1a的约2次增加到1b的3次、1c的5次，以及1d的8次。预计在0a/0b阶段，EUV的使用将进一步增加。EUV层数的增加以及多图案DUV的持续替代，继续推动光刻支出增长超过整体WFE增长（图7） 图6：我们预计，DRAM特征尺寸（F）将随时间持续缩小。尽管迁移到4F²可能暂时缓解特征尺寸缩放需求，但我们认为，深紫外光刻（EUV）的强度仍需更高，并且到2028-29年将最终采用高数值孔径（HNA）。 图7：我们预计，随着每一代DRAM的演进，EUV光刻层数将显著增加，在1d和0a节点达到个位数的高位曝光量，最终在0b和0c节点扩展至十位数低位。 HNA采用：通过工艺简化提高蚀刻强度 HNA 应推动光刻强度的一次性提升，类似于 EUV LNA 取代 DUV 多次曝光时观察到的情况。图案化。关键原因在于，HNA 将工艺价值从非光刻步骤转移到光刻环节。正如 EUV LNA 通过用更少但更有价值的光刻曝 光替代复杂的 DUV 多图案化方案来提高光刻强度一样，HNA 也能用单次曝光方案替代关键层上的多图案化 LNA 工艺流程。HNA 更高的分辨率和对比度使得许多原本需要 LNA 多图案化工艺流程的关键层（例如 SALELE）能够通过单次曝光完成印刷。通过消除多个掩模、曝光、光刻-蚀刻循环和切割步骤，HNA 简化了工艺流程，提高了图案保真度和良率，并降低了整体工艺复杂度。尽管 HNA 曝光比 LNA 曝光更昂贵，但它能替代大量的非光刻处理，并可以降低总工艺成本。因此，WFE 支出中更大的一部分将转移到光刻环节，从而提高光刻强度。因此，我们预计随着客户从 LNA 多图案化过渡到 HNA单次曝光图案化（图 8，图 9），光刻强度将出现提升。 英特尔今年18A工艺采用HNA（英特尔晶圆厂已在18A工艺中使用HNA）的实践，证实了该技术已准备好进行大批量生产，并消除了采用方面的一个关键不确定性。然而，我们认为HNA最具经济价值的领域是DRAM，因为DRAM晶粒比逻辑晶粒更小，因此无需进行拼接。这转化为更高的通量以及更低的单位曝光成本，使得HNA的采用在经济上更容易得到辩护。SK海力士拥有最明确的早期信号：该公司宣布将在2025年9月将其M16晶圆厂为下一代DRAM开发而组装的ASML TWINSCAN EXE:5200B（首款面向量产的HNA系统）投入使用。三星也在快速推进，行业报告显示其订购了两台ASML EXE:5200B设备，预计第一台将于2025年底交付，第二台将于2026年上半年交付。三星的逻辑工艺预计将随后跟进，而台积电似乎可能将广泛采用HNA推迟至大约10A节点左右，在优先进行研发之后并将LNA用于更早的节点（图10）。 图9：ASML预计，在从LELE LNA过渡到单曝光HNA的过程中，光刻强度将显著增加。预计光刻资本支出（CapEx）和运营支出（OpEx）将上升约1.2倍，而非光刻成本则预计将下降。 展品10：逻辑HNA已在18A得到英特尔验证。我们预计DRAM将在SK海力士和三星处开始采用（时间点为1d），而更广泛的逻辑采用可能发生在英特尔的A14和三星的SF1.4上，而台积电预计在本世纪末（时间点约为A10）最终会推出HNA。 杜威是另一种增长动力，而非阻力。 尽管投资者的注意力理应集中在 EUV 上，但我们仍然认为 DUV 的前景尚未得到充分认识。正如我们在《（ASML：别忘掉DUV。增持）》报告中强调的那样，混合 DUV:EUV 资本支出比率仍然保持在约 1:1，这意味着每增加一美元的 EUV 投资就会带动相应一美元的 DUV 需求。在 DRAM 领域，即使是在 1 纳米节点，DUV 仍占光刻支出的大约 50%，这意味着 EUV 密集型 DRAM 容量的快速扩张也带动了大量的 DUV 需求。在