先进封装系列报告之设备：传统工艺升级&先进技术增量，争设备之滔滔不绝

本报告仅供华金证券客户中的专业投资者参考请仔细阅读在本报告尾部的重要法律声明分析师：熊军S0910525050001分析师：宋鹏S09105250400012025年06月20日 核心观点u尖端先进封装需求持续增长，AI相关仍为主要驱动。得益于生成式人工智能和高性能计算（HPC）这两大长期趋势有力推动，叠加移动和消费市场回暖以及汽车先进封装解决方案的拓展，将为先进封装市场规模增长注入动力。先进封装技术也沿着多元化方向发展，2.5D/3D封装成为AI芯片的核心封装方案；系统级封装（SiP）通过微型化集成技术，在可穿戴设备、AR/VR领域占据优势；扇出型封装（FOPLP）加速布局，以更低成本和更大灵活性满足5G与消费电子需求；混合键合技术作为下一代高密度集成的关键，各个头部厂家等正推动其量产进程。根据Yole预测，全球先进封装市场规模将从2023年的378亿美元增至2029年的695亿美元。这一增长主要得益于AI、高性能计算及5G/6G技术对算力密度的极致需求，以及数据中心、自动驾驶等领域对低功耗、高可靠性封装的迫切需要。u凸块/重布线层/硅通孔/混合键合构建先进封装基底。（1）Bump：朝着更小节距、更小直径方向不断发展。目前，三维系统封装技术中微凸点互连是关键技术，其是利用在芯片上制备可润湿的微凸点，与基板上的区域对准，并通过微互连工艺使其连接，实现最短的电连接通路，从而大幅度提高封装密度。（2）RDL：改变IC线路接点位置。根据未来半导体披露，头部厂商封装业务RDL L/S（线宽和线间距）将从2023/2024年的2/2μm发展到2025/2026的1/1μm，再跨入到2027年后的0.5/0.5μm。（3）硅通孔：在硅片上垂直穿孔并填充导电材料，实现芯片间立体互连。在2.5D封装中TSV充当多颗裸片和电路板之间桥梁，其中CoWoS为2.5D封装中最突出代表，在3D中TSV用于堆叠，HBM为3D封装最典型应用。（4）混合键合：利用范德华力实现，不需额外施加能量键合。混合键合通过金属（例如，铜）和氧化物键合的组合来连接芯片。其主要优点在于减少凸块间距和接触间距，从而增加相同区域内的连接密度。这反过来又可以实现更快的传输速度并降低功耗。 2请仔细阅读在本报告尾部的重要法律声明 核心观点uFC/WLP/2.5D/3D四大方案助力封装技术迭代结构升维。（1）FC：信号路径优化、散热性能提升、I/O引脚密度增加。根据Yole数据，2024Q2 FCBGA营收为23亿美元，环比增长6.8%，同比增长18%。由于人工智能需求的增长以及更多采用FCBGA的2.5D/3D封装，预计未来几个季度市场将保持健康增长；FCCSP未来两年收入将有所增长，主要原因是存储需求修正及AI相关需求维持高位。（2）WLP：先在整片晶圆上同时对众多芯片进行封装、测试，最后切割成单个器件，并直接贴装到基板或PCB上，生产成本大幅降低。根据Yole数据，2029年WLCSP预计规模为24亿美元；FO（含IC基板）预计规模为43亿美元。（3）多芯片互联：①2.5D：利用CoWoS封装技术，可使得多颗芯片封装到一起，通过硅中介板互联，达到封装体积小，功耗低，引脚少等效果。②3D：HBM在前端制程完成后，增加TSV制程，TSV的深度是根据三维堆叠时芯片的厚度而确定的，目前通常在20-30μm左右。③嵌入式：是通过硅片进行局部高密度互连。与传统2.5封装没有TSV，因此EMIB技术具有正常的封装良率、无需额外工艺和设计简单等优点。根据Yole数据，2029年2.5D/3D（封装形式包含嵌入式，产品包含CIS）规模有望达378.58亿美元。u投资建议：先进封装技术的迭代对先进封装设备提出更高要求，推动行业进入增量发展新阶段。据TechInsights数据，2024年全球先进封装设备市场规模达31亿美元，创历史新高。随着先进封装装备技术快速升级，前道工艺后移，推动刻蚀、薄膜沉积、电镀等设备需求快速增加。国内设备厂商依托本土产业链优势，在细分领域实现突破。建议关注：ASMPT、北方华创、中微公司、芯源微、拓荆科技、盛美上海、华海清科、芯碁微装、新益昌、光力科技、华封科技（未上市）。u风险提示：新技术、新工艺、新产品无法如期产业化风险；市场需求波动风险；国际贸易摩擦风险；供应链风险。 3请仔细阅读在本报告尾部的重要法律声明 目录 请仔细阅读在本报告尾部的重要法律声明先进封装：尖端先进封装需求持续增长，AI相关仍为主要驱动基础技术：凸块/重布线层/硅通孔/混合键合构建先进封装基底堆叠互联：FC/WLP/2.5D/3D四大方案助力封装技术迭代结构升维设备：传统工艺升级&先进技术促前道设备增量相关标的风险提示 目录 请仔细阅读在本报告尾部的重要法律声明先进封装：尖端先进封装需求持续增长，AI相关仍为主要驱动基础技术：凸块/重布线层/硅通孔/混合键合构建先进封装基底堆叠互联：FC/WLP/2.5D/3D四大方案助力封装技术迭代结构升维设备：传统工艺升级&先进技术促前道设备增量相关标的风险提示 请仔细阅读在本报告尾部的重要法律声明资料来源：中关村天合宽禁带半导体技术创新联盟、华金证券研究所DIPQFPLCCPGAWB BGASOT/STOPQFNWL CSPFCBGA/CSPEmbedded SiPFO WLP2.5D interposerSiP3D WLPPOP/PiP引脚线1980S1990S2000S2010S技术特点：焊球代替引线，按面积阵列形式分布的表面贴装。安装密度：40-60引脚/引脚/cm2优点:解决了多功能、高集成度、高速低功耗、多引线的集成电路芯片的封装问题。技术特点:在不改变封闭体安装面积的前提下，在同一个封装体内于垂直方向叠放两个以上芯片。超越传统意义的安装密度。优点:降低能耗，提高集成度。技术特点:引线代替针脚,引线为翼形或J形，封装体的尺寸固定而周边引脚节距根据需要变化。安装密度：10-50引脚/cm2技术特点:插孔安装在PCB上，引脚节距固定，引脚数增加伴随封装尺寸的增大。安装密度：≤10引脚/cm2通孔插装时代表面安装器件时代面积阵列表面封装时代向高性能、高密度、低成本迈进1970STODIPSOPQFPBGACSP1.1发展历程：迎来以3D封装为代表高密度封装时代 请仔细阅读在本报告尾部的重要法律声明1.2高性能封装：I/O密度＞16 I/Osper mm2& Pitch＜130μmI/O密度＞16 I/Osper mm2&Pitch＜130μm资料来源：Yole、华金证券研究所 请仔细阅读在本报告尾部的重要法律声明资料来源：Yole、华金证券研究所u根据Yole数据，先进封装市场规模有望从2023年的390亿美元攀升至2029年的800亿美元，其复合年增长率可达12.7%。由于2023年半导体行业表现较为疲软，先进封装市场受到波及，市场规模同比下降3.5%。得益于生成式人工智能和高性能计算（HPC）这两大长期趋势有力推动，叠加移动和消费市场回暖以及汽车先进封装解决方案的拓展，将为先进封装市场规模增长注入动力。在先进市的细分领域中，凭借新技术的广泛应用以及其提供的高价值解决方案，2.5D/3D封装有望在未来五年内以20.9%的增速脱颖而出，或成为推动整个市场发展关键力量。-5%0%5%10%15%20%25%010203040506070809020232024E2025E2026E2027E2028E2029E2023-2029E先进封装细分领域市场规模（十亿美元/%）1.3先进封装规模：29年有望达800亿美元，2.5D/3D增长最为迅速 8FOWLCSP2.5D/3DFCBGAFCCSPSiPED*YoYCAGR 2023-202912.3%2.7%20.9%10.3%6.9%5.0%10.3%Total:12.7% 请仔细阅读在本报告尾部的重要法律声明资料来源：Yole、华金证券研究所u根据Yole数据，先进封装出货量有望从2023年的709亿颗攀升至2029年的976亿颗，其复合年增长率可达5.5%。其中，WLCSP（晶圆级芯片尺寸封装）、SiP（系统级封装）和FCCSP（倒装芯片级封装）在出货量方面处于领先地位。虽然2023年先进封装出货量下降2.9%。随着特定终端市场需求回暖以及先进封装技术的持续应用，未来几年先进封装出货量有望维持健康增长。-4.0%-2.0%0.0%2.0%4.0%6.0%8.0%02040608010012020232024E2025E2026E2027E2028E2029EFOWLCSP2.5D/3DFCBGAFCCSPSiPED*YoY2023-2029E先进封装出货量（十亿颗）CAGR 2023-20291.4先进封装出货量：29年有望达976亿颗，WLCSP/SiP/FCCSP等出货量领先 93.6%3.4%14.1%5.1%6.9%4.7%10.8%Total:5.5% 请仔细阅读在本报告尾部的重要法律声明资料来源：Yole、华金证券研究所-10.0%-5.0%0.0%5.0%10.0%15.0%20.0%0100002000030000400005000060000700008000020232024E2025E2026E2027E2028E2029EFOWLCSP2.5D/3DFCBGAFCCSPSiPED*YoYu根据Yole数据，2023年至2029年期间，先进封装晶圆总产量（等效300mm）预计将以11.6%的复合年增长率持续增长。其中，SiP和FCCSP在短期内仍将占据主要市场份额；2.5D/3D技术的增长速度最为迅猛，其复合年增长率高达32.1%，主要系受益于人工智能及高性能计算的应用，促使芯片面积增大（无论是以SoC还是Chiplet的形式）。2023-2029E先进封装晶圆产量出货量（KWSPY）CAGR 2023-20291.5先进封装晶圆产量：短期以SiP/FCCSP为主，27年2.5D/3D封装有望放量 108.0%2.6%32.1%7.6%6.0%2.7%10.8%Total:11.6% 请仔细阅读在本报告尾部的重要法律声明1.6技术路线：先进制程→纳米级，先进封装→微米级资料来源：Yole、华金证券研究所Advanced NodesAdvanced Packaging*22nm14nm10nm7nmIntel4Intel20AIntel314nm10nm7nm5nmSF4SF320N16N10NN7N5N3N220nm14nm (licensed)12nm28nm22nm14nm7nm (with DUV)A new foundry established in 2022, countingon collaborations with IBM, IMEC and CEA2017201920212023202595 to 4844 to 20μm20 to 10μm(w / hybrid bonding < 10μm)200 to 15080 to 4050 to 30μm400 / 350μm300μmStacked DieμBump Pitch (μm)Die to SubstrateFC Bump Pitch (μm)Substrate to BoardBGA Ball Pitch (μm) 1.6技术路线：摩尔定律放缓加速3D IC采用资料来源：Besi、IBS、芯智讯、华金证券研究所u随着制程工艺推进，成本经济效益逐步降低。从成本方面来看，随着先进制程推进，芯片每平方毫米成本不断上升，但随着晶体管密度提升，同样数量晶体管所占芯片面积不断下降，故单位数量晶体管成本实际一直在下降。如英特尔14nm、10nm及7nm工艺晶体管成本有所下降，但下降幅度加速放缓。根据IBS数据，随着制程工艺推进，单位数量的晶体管成本的下降幅度在急剧降低，从16nm到10nm，每10亿颗晶体管的成本降低23.5%，而从5nm到3nm成本仅下降4%。u随