半导体后端加工与封装技术趋势

核心观点

• AI 系统配置: AI 系统采用内存（DRAM、SSD 和 HBM）与 CPU 和 GPU 设备进行高速数据交互的配置，CPU 的重要性在边缘 AI 市场未来扩张和云 AI 的基础上再次增长。Chiplets 作为集成多个芯片的系统，由于单片设备通过更精细的工艺降低成本和功耗的难度越来越大，对于实现 AI 系统至关重要。
• 后端工艺: 后端工艺不仅仅是简单的组装步骤，而是实际创造附加值。GPU 计算性能虽然每年稳步提升，但 GPU 之间、GPU 与内存（HBM）以及机架之间的数据移动已成为瓶颈。需要重新审视 AI 系统概念来解决这些问题。AI 将从“计算设备”转变为“通信系统”。
• 云 AI 优势结构: NVIDIA 基于 CUDA 建立软件生态系统，提供“平台”而非独立的 GPU。TSMC 在先进工艺和先进封装的供应能力方面占据压倒性地位，并影响 AI GPU 的出货可能性。NVIDIA 和 TSMC 的组合受到投资者和客户的信任。
• Co-packaged Optics (CPO) 技术: CPO 技术为铜互连的限制提供了解决方案。NVIDIA 和 TSMC 是 CPO 的领导者。TSMC 的 COUPE 使用 TSMC-SoIC 键合技术连接 EIC 和 PIC，支持芯片之间的高精度连接，结果显示芯片间接口低阻抗、键合密度至少为 16 倍、 stray 容量减少 85%，在相同功耗下速度提高 170% 或更多，可降低 40% 的功耗。
• CPO 技术的意义: CPO 的真正意义不是“用光替代铜互连”，而是降低 SerDes、I/O 和 re-timer 组件的功耗，这些组件占功耗的大部分。CPO 改变了 I/O 的位置和作用，关键在于“连接到外部的功耗降低程度”而不是“执行计算的快慢”。
• 日本企业的挑战: 日本企业拥有全球顶级的材料和零部件，但在系统和组装方面落后。它们拥有核心技术，但封装设计和基于 CPO 的大规模生产组装能力薄弱。缺乏光、电、热的协同优化设计，以及“如何集成和销售”的概念。
• Chiplets 的进展: Chiplets 正在发展，但在商业方面存在关键问题：(1) 标准化进展但真实兼容性有限，(2) EDA 和 PPA 分析发展不足，(3) 缺乏对缺陷发生时责任角色和良率风险的明确了解，(4) TSMC、Intel 和 Samsung 追求垂直整合模式，缺乏开放模式领导者，(5) 许多案例在原型阶段停止，因为无法克服功能验证后测试、供应和成本问题（大规模生产壁垒）。
• 云 AI 和边缘 AI: 云 AI 目前是 AI 系统的中心，但从功耗、延迟、通信成本、地缘政治和基础设施控制的角度来看，它并不是完美的解决方案。云 AI 无法处理所有事情。边缘 AI 在工业、汽车、机器人和基础设施监控领域是必要的。角色划分是云 AI 用于学习和整合，边缘 AI 用于推理和即时决策。
• AI 半导体市场规模: 2025 年 AI 半导体市场规模为 2360 亿美元（包括云 AI 约 1600 亿美元和边缘 AI 约 800 亿美元）。根据 VLSI 预测，到 2028 年将扩大到 3710 亿美元（云 AI 2500 亿美元，边缘 AI 1200 亿美元）。
• HBM 技术: HBM 是“加速 AI 的技术”，而边缘 AI 是“大规模分发 AI 的技术”。HBM 不适合边缘 AI，从功耗、封装成本和规模角度来看。DDR x 3D 层叠在边缘 AI 中的主要地位可能是。
• 技术革新: 包含 HBM（如 CoWoS）的先进封装目前主要依赖硅中介层。衬底 RDL 的更精细加工和玻璃核心衬底组装技术正在迅速发展。硅中介层面临结构冗余、可扩展性和成本风险。衬底侧的技术进步速度可能会相对稀释中介层的价值。
• 材料制造商的应对: 材料制造商需要从“销售独立材料”转变为“提供工艺 + 评估 + 设计”。这需要超过国内能力，因此有必要在国外（尤其是美国）建立后端工艺共创站点。
• Huawei 的 Tau Scaling Law: 华为在 ISCAS 2026 上提出了 Tau 缩放定律，这是一种超越摩尔定律的新缩放策略。工艺迁移面临物理极限和成本增加。对于中国来说，在获得 EUV 光刻设备方面存在限制的情况下，需要制定新的策略来提高性能。华为的 Beyond Moore 是 CMOS2.0 型概念，旨在全面优化设备、电路、芯片和系统，从而降低整体系统延迟。
• CMOS2.0 和混合键合: 半导体产业结构由设计、生产、EDA、设备和组装领域的领先公司组成，例如 NVIDIA 和 TSMC。这使得实现 CMOS2.0 所需的设计、工艺、组装和系统的同时优化变得困难。中国可以由政府领导，开发设计、生产、组装和 AI 系统，以垂直整合的方式优化整体生态系统的性能。
• 混合键合: 混合键合不是“凸点之后的下一代键合”。当前的微凸点（高达 40 微米）在芯片之间形成 I/O 边界，设计基本上在芯片单元进行。互连暂时停止在芯片边界。在混合键合（100 纳米级）中，BEOL 连接芯片（互连超出边界），这支持互连层单元的设计划分，并消除了芯片之间的边界。混合键合不仅仅是一种键合技术，它是一种重新定义跨 BEOL（将其移至外部）的系统设置的技术。
• 日本现状: Chiplets 提供了 Scale-up（更高集成 = 前端工艺合并）x Scale-out（平面扩展 = 大型基板、Co-packaged Optics）的规模。对于边缘 AI 所需的功能和组成来说，Scale-up 部分比 Scale-out 更重要。日本当前的后端工艺研发活动过度偏向 Scale-out。Panel/PLP 是过度繁荣，无法处理边缘 AI 趋势。
• NAND 技术: 日本公司提倡 MAS-CBA 方法，即分别制造 NAND CMOS 电路和存储单元晶圆，并直接将它们与 CU 键合。这项技术显着提高了 I/O 速度，降低了电阻，提高了写入速度，实现了低延迟和低功耗。这是一种有竞争力的技术。
• 下一代封装关键技术: 混合键合和细间距基板（玻璃核心、桥接（EMIB-T）和基板上的先进 RDL）是下一代封装的关键技术。不依赖中介层的系统组装将很重要（创造 CoWoS 之后的方案）。

关键数据

• 2025 年 AI 半导体市场规模：2360 亿美元
• 2025 年云 AI 市场规模：约 1600 亿美元
• 2025 年边缘 AI 市场规模：约 800 亿美元
• 2028 年 AI 半导体市场规模：3710 亿美元
• 2028 年云 AI 市场规模：2500 亿美元
• 2028 年边缘 AI 市场规模：1200 亿美元

研究结论

• AI 系统配置正在从“计算设备”转变为“通信系统”，对后端工艺提出了新的要求。
• CPO 技术是解决铜互连限制的关键，NVIDIA 和 TSMC 是该领域的领导者。
• 日本企业需要在系统和组装方面加强能力，并建立光、电、热的协同优化设计。
• Chiplets 正在发展，但需要解决标准化、EDA 分析、责任划分、垂直整合和大规模生产等关键问题。
• 云 AI 和边缘 AI 将协同发展，HBM 技术将加速 AI，而 DDR x 3D 层叠将在边缘 AI 中发挥主要作用。
• 技术创新正在改变封装行业，材料制造商需要提供更全面的解决方案，并建立国际合作。
• CMOS2.0 和混合键合是未来半导体技术的重要方向，中国可以探索垂直整合模式来优化整体生态系统性能。
• 混合键合是下一代封装的关键技术，不依赖中介层的系统组装将变得越来越重要。