行业研究公司研究宏观策略财报招股书会议纪要 Token 低空经济十五五 AIGC 大模型

昇腾950 NPU架构白皮书

2026-01-01 华为技术有限公司 Gnomeshgh文J

昇腾950系列芯片是华为面向下一代人工智能应用打造的旗舰级计算芯片，涵盖昇腾950PR与昇腾950DT两款核心产品，基于全栈自主可控的制造工艺和第三代达芬奇（DaVinci）架构，在算力密度、存储带宽及互联拓扑三大维度实现了跨越式升级。

AI子系统架构演进：

Cube Core（张量计算单元）升级：新增HiF8、MXFP8、FP8、MXFP4等低精度格式，算力跃升；优化微架构，提升缓存复用率；提供按需张量结果即时数据格式转换和L0C Buffer->Unified Buffer随路量化。
Vector Core（向量计算单元）优化：架构革新为双发射Register-Based的SIMD新架构，首创支持SIMD-SIMT混合编程模式；单核FP16和FP32的TFLOPS较上一版本提升100%；新增对BF16的原生支持，并扩展多种浮点格式转换指令；针对Softmax、GELU等关键函数优化微架构；支持SIMD/SIMT混合编程，全面支持FP32、FP16、BF16、INT8/16/32/64等多种格式。
数据流与调试增强：支持NDDMA灵活的异步数据拷贝机制；构建Cube与Vector之间的高效内部数据通路及同步机制；大幅增强Profiling与Debug能力。

存储体系：

高速片上内存：昇腾950PR单芯片提供最高128GB容量与1.6TB/s带宽，昇腾950DT单芯片提供最高144GB容量与4TB/s带宽，具备完备的RAS特性。
L2 Cache特性：128MB全局L2 Cache，采用Chiplet UMA统一内存架构，支持算子可控的Cache Hint管理机制，支持按Way的Cache Lock与驻留策略，性能提升显著。

互联组网：

灵衢（Unified Bus，UB）互联总线：端口复用，支持异步拷贝的URMA和Load/Store全局内存语义UB Memory；支持nD-Mesh、Clos等多种灵活组网。
超高带宽互联：单芯片互联带宽高达2TB/s；支持PCIe 5.0 x16；支持2*400Gbps UBoE。

通信加速：

CCU（集合通信计算加速单元）：实现计算与通信的深度并行，显著降低对主存的占用及IO调度延迟；通过硬件卸载集合通信任务，释放AI Core算力。

Transformer专项优化：

算子加速：针对FlashAttention等关键算子，单核性能较上一代提升1.5~2倍。
全流程提速：结合高效的计算通信并行机制，显著缩短大模型的预训练与推理时间。

其他特性：

AI CPU子系统：集成华为自研的Linx816 CPU，支持物理双线程，提供强劲的通用逻辑处理能力。
媒体处理：内置DVPP子系统，提供硬件级的图像预处理、编解码加速能力。
安全引擎：搭载专用安全算法引擎，确保数据处理的全链路安全。
图片处理子系统：集成4×VPC、4×JPEGE和8×JPEGD，实现多流、多格式的并行处理能力。
超节点能力：昇腾950芯片可以基于UB互连组建超节点，搭配UB Switch可以组建多达K级别的超节点；基于UB互连可以构建超大内存池和超大存储资源池；基于UB组建的昇腾超节点提供了领先的竞争力，可以无缝接入到以太网络。

版权所有©华为技术有限公司2026。保留一切权利。非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。商标声明和其他华为商标均为华为技术有限公司的商标。本文档提及的其他所有商标或注册商标，由各自的所有人拥有。注意您购买的产品、服务或特性等应受华为公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，华为公司对本文档内容不做任何明示或暗示的声明或保证。由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。华为技术有限公司地址：深圳市龙岗区坂田华为总部办公楼邮编：518129网址：https://www.huawei.com客户服务邮箱：support@huawei.com客户服务电话：4008302118 安全声明漏洞处理流程华为公司对产品漏洞管理的规定以 “ 漏洞处理流程 ” 为准，该流程的详细内容请参见如下网址：https://www.huawei.com/cn/psirt/vul-response-process如企业客户须获取漏洞信息，请参见如下网址：https://securitybulletin.huawei.com/enterprise/cn/security-advisory 目录 1关键术语..........................................................................................................................................12引言..................................................................................................................................................43架构概述..........................................................................................................................................64深度剖析........................................................................................................................................124.1 AI子系统：第三代DaVinciCore ............................................................................................................................. 124.1.1 CUBE CORE ........................................................................................................................................................... 134.1.2 VECTOR CORE...................................................................................................................................................... 164.1.3新同构SIMD/SIMT混合编程.............................................................................................................................. 174.1.4支持CV融合......................................................................................................................................................... 184.1.5新增NDDMA指令............................................................................................................................................... 184.1.6更易用的同步机制................................................................................................................................................ 194.2 AI CPU子系统.......................................................................................................................................................... 204.3 Memory子系统.......................................................................................................................................................... 204.3.1高速片上内存........................................................................................................................................................ 224.3.2 L2 Cache特性......................................................................................................................................................... 224.4软硬协同高效调度：STARS2.0 .............................................................................................................................. 234.5图片处理子系统....................................................................................................................................................... 244.6互连子系统............................................................................................................................................................... 254.6.1 URMA ..................................................................................................................................................................... 264.6.2 UBoE ....................................................................................................................................................................... 274.6.3 UB Memory............................................................................................................................................................. 274.6.4 CCU ......................................................................................................................................................................... 284.6.5 UB On Chip Switch ................................................................................................................................................. 304.6.6 PCIe 5.0 ................................................................................................................................................................... 314.7超节点能力............................................................................................................................................................... 324.7.1昇腾超节点............................................................................................................................................................ 324.7.2昇腾超节点与超大内存池组网............................

点击免费查看完整报告

昇腾950 NPU架构白皮书

你可能感兴趣

昇腾 950 NPU 架构白皮书

华海诚科华为昇腾950采用四芯片封装及自研HBM12

华为研究昇腾950全解全新自研HBM20251215

华鑫电子持续推荐昇腾950最大预期差且最便宜标的1

华鑫电子航天电器持续推荐昇腾950最大预期差且最便宜标的

华为昇腾950采用四芯片封装及自研HBM12月15日晚间的券商电

昇腾950正式官宣产业链进入黄金兑现期

昇腾950生态成熟度已经大幅提升2026年起昇腾服务器闲置率问题显著改善当前

据产业链专家调研了解昇腾910C当前已经解决良率网络架构等问题现在已经陆续

昇腾计算产业发展白皮书