先进封装经典回顾全面解构韬定律下的工程实现核心工艺设备材料20260601

##华为“韬”定律与逻辑折叠技术深度解析 ###摘要–**华为“韬”定律核心为“逻辑折叠”**：通过3D 堆叠将横向长电路转为立体结构，缩短信号传输路径以提升系统效率。–**逻辑折叠与Chiplet本质不同** ：前者上下层逻辑功能垂直整合、不可拆分；后者为独立功能模块的横向拼接。–**产品落地**：麒麟2026（Mate90）与鲲鹏950/960将应用该技术；鲲鹏960采用三层堆叠，核心层间使用混合键合。 #先进封装经典回顾—全面解构“韬”定律下的工程实现，核心工艺，设备，材料20260601 ##华为“韬”定律与逻辑折叠技术深度解析 ###摘要–**华为“韬”定律核心为“逻辑折叠”**：通过3D 堆叠将横向长电路转为立体结构，缩短信号传输路径以提升系统效率。–**逻辑折叠与Chiplet本质不同** ：前者上下层逻辑功能垂直整合、不可拆分；后者为独立功能模块的横向拼接。–**产品落地**：麒麟2026（Mate90）与鲲鹏950/960将应用该技术；鲲鹏960采用三层堆叠，核心层间使用混合键合。–**混合键合（Hybrid Bonding）**：是实现<5μm键合间距的唯一量产技术，通过铜- 铜直接连接消除时延与损耗。-**工艺增量**：3D堆叠导致TSV刻蚀、镀膜、CMP等工序频率倍增，对工艺精度与一致性要求极高。-**市场影响**：逻辑折叠导致先进制程晶圆需求成倍增长；设备与材料（EMC、硅微粉、PI树脂）用量随产能扩张翻倍。-**国产化趋势**：部分国产材料已实现技术突破，但受限于下游更换供应商的谨慎态度，放量仍需时间。---###Q&A ####请阐述华为“韬”定律的核心思想及其在不同层级中的具体体现？“韬”定律是华为在面临外部制裁后，为支持产品迭代而形成的核心系统级思维。其核心在于一个名为“韬”的时间电路常数，该常数存在于从底层晶体管、电路、芯片，到宏观的模组、机柜乃至超级节点的各个层级。这个常数本质上衡量的是信息或信号在相应层级中传输所需的时间。理论上，通过各种方法缩短任一层级的电路常数，就能提升整个系统的效率与性能。以最基础的电容为例，其时间常数等于电阻乘以电容（R x C）。缩短电容极板间距可以加快充放电速度，从而减小时间常数并提升性能，但这也可能带来击穿电压降低等新问题，需要通过更（原文未收尾，保留原文状态）#复杂的设计进行优化。—## **华为“韬”定律的工程实现与传统的Chiplet技术有何本质区别？**传统的Chiplet技术核心是将一个大的芯片拆分成多个具有完整独立功能的小芯片，然后再通过封装技术将它们拼接起来。例如，将一个5nm的大芯片拆分成多个小芯片，每个小芯片仍具备特定功能，如升腾950中的计算die和IO die，它们被单独分离后仍能执行特定任务。这种做法主要是为了解决大芯片制造中良率过低的问题，因为芯片面积越大，在多重曝光过程中引入缺陷的概率就越高。通过将大芯片切割成小芯片，再进行横向拼接，可以有效提升整体良率。因此，Chiplet更多体现的是一种设计和封装思想。而**“韬”定律的核心工程实现方式是“逻辑折叠”（logicfolding）**，这与Chiplet的拼接方式存在本质不同。逻辑折叠是将原本横向延伸的长电路，通过3D堆叠的方式改造成一个立体结构。例如，将一条长链路上的两个远端晶体管，通过垂直互连技术在空间上拉近距离，信号无需再贯穿整个横向链路，从而大幅缩短传输路径和时间。在这种结构下，如果将上下两层芯片单独拆开，它们各自都无法正常工作，因为其逻辑功能是相互依存、垂直整合的。—## **华为即将推出的麒麟2026和鲲鹏950 CPU是如何具体应用“逻辑折叠”这一概念的？**计划于2026年下半年应用于Mate90手机的麒麟2026芯片，以及鲲鹏950CPU，都是“逻辑折叠”概念的实际应用。以鲲鹏950 CPU为例，其结构清晰地展示了这种设计：底层是uncore单元，包含控制器、接口等非核心部分；上层则堆叠了六个作为核心计算单元的core，并且**DDR**存储单元也被集成在顶层。这种垂直堆叠的方式，虽然从形态上看包含了多个小芯片，符合Chiplet的某些特征，但其核心是实现了逻辑功能的垂直折叠，而非简单地拼接独立功能模块。—## **下一代鲲鹏960的架构与鲲鹏950相比有何演进，其内部互连技术有何特点？**下一代的鲲鹏960采用了更为复杂的三层堆叠结构。其顶部的两层均为核心计算单元，这两层之间通过高密度的铜柱进行连接，基本可以判断为采用了混合键合（Hybrid Bonding）技术。这种高密度的垂直互连是为了实现上下两层晶体管之间链路长度的最优化，从而最大程度地缩短信号传输路径。最底层依然是uncore非核心单元，它与上层结构之间则采用传统的焊球（solder ball）进行连接。从这一结构可以看出，核心计算层之间的连接密度要求远高于核心层与非核心层之间的连接，这需要在设计端进行大量优化，从传统的二维线路设计转向功能完整的3D电路设计。尽管设计复杂，但在工程实现层面，晶圆厂拿到的仍然是每一层的二维版图，其制造原理与3D IC相似。# **在芯片设计中，将二维平面结构转变为3D堆叠结构（逻辑折叠）会带来哪些挑战，以及如何通过不同的连接技术来应对这些挑战？**将芯片从平面结构转变为3D堆叠结构，类似于将平房改造成高楼，纵向连接的复杂性和需求会显著增加。为了实现高密度、低功耗和高性能的连接，业界采用了多种技术方案。主要的连接方式包括使用焊料或焊球的键合、仅形成金属间化合物的键合，以及直接进行铜-铜连接的**混合键合（Hybrid Bonding）**。混合键合通过消除中间层，实现了最短的纵向连接距离和最少的界面数量，从而显著降低信号传输的损耗和时延。对于需要大量纵向通道的高密度互联场景，混合键合是实现性能提升的关键，因为它能有效解决因时延、高损耗、寄生电容和电感等问题导致芯片性能下降的风险。—# **为实现高密度3D堆叠，有哪些关键工艺方向，以及这些工艺在具体流程中如何应用？**实现高密度3D堆叠的核心工艺方向主要有四个：**高密度硅通孔、化学机械抛光、高传输低损耗的电镀工艺以及散热管理**。以TSV的制备流程为例，首先通过交替刻蚀工艺（如Bosch工艺）在硅片上形成通孔；接着，沉积绝缘层、阻挡层和种子层以防止铜原子渗透导 致漏电；然后，通过电镀等方式进行孔内金属填充，并利用CMP去除表面多余金属；之后，对硅片背面进行减薄处理以适应堆叠需求；最后，在背面进行金属化处理，并通过焊球或混合键合技术实现芯片间的纵向连接。在多层堆叠（如一个包含42层金属的案例）中，这些刻蚀、填充、CMP等工序会被大量重复使用，对工艺的精度和一致性提出了极高要求。—# **不同的芯片键合技术，如TCB和混合键合，其实现原理和工艺流程有何区别？**TCB（热压键合）和混合键合在原理与流程上存在本质区别。TCB工艺依赖于焊球或焊料。其流程为：首先在芯片的铜柱上植球，然后将两片芯片对准，通过加热加压使焊球熔化，与上下两端的铜柱反应形成金属间化合物，从而实现连接。冷却后，还需使用底部填充胶填充芯片间的缝隙，以保护焊点并分散热应力。而混合键合则不使用任何焊球或焊料。其流程为：在两片芯片的金属（如铜）和介质层处理平整后，通过等离子体等方式进行表面激活，使金属表层原子能量升高。随后，在室温下将两片芯片对准并贴合，介质层接触后，再通过升温退火，激活的金属原子会自动延展并形成牢固的金属键，实现直接的铜-铜互连。—# **混合键合技术主要有哪两种实现路径，它们在工艺效率和应用上有何不同？**混合键合主要有两种实现路径：**晶圆到晶圆（Wafer-to-Wafer,W2W）和芯片到晶圆（Die-to-Wafer, D2W）**。W2W的工艺流程是：两片完整的晶圆在完成表面金属化、CMP和表面激活后，进行整体对准和键合，最后再进行划片切割。这种方式由于是整片晶圆一次性操作，键合效率非常高，例如鲲鹏960的两个processor就是采用W2W混合键合。D2W的工艺流程则是：先将一片晶圆切割成#整理后的完整文档独立的芯片，然后将这些芯片逐一精确地拾取并贴装到另一片未切割的晶圆的对应位置上。相比之下，D2W的灵活性更高，但键合效率低于W2W。—## **混合键合技术对键合间距有何要求，它在未来芯片迭代中的重要性体现在哪些方面？**混合键合是目前唯一能够实现小于5微米（μm）键合间距的量产技术，这对于实现超高密度的纵向互连至关重要。在未来的芯片迭代中，一个名为“gairation”的关键参数被提出，该参数反映了键合密度（或pitch尺寸）与内部线路密度之间的比值，其值越小越好。这表明，随着晶体管数量的持续增加和逻辑折叠复杂度的提升，进一步缩小键合pitch、提升键合密度是必然趋势，而混合键合是实现这一目标的核心技术。—## **实现“韬定律”所驱动的3D堆叠芯片，涉及哪些核心工艺环节、设备及相关材料？**实现3D堆叠芯片的核心工艺环节与传统先进封装相似，主要包括光刻、刻蚀、金属化（如镀膜）、CMP、键合、清洗、划片和塑封等。由于纵向结构层数增多，TSV刻蚀、镀膜和CMP等工序的**使用频率**会显著增加。在材料方面，以手机芯片为例，若采用混合键合，则无需焊球和底部填充胶，但仍需要环氧塑封料及其配套的硅微粉对芯片进行外部保护。对于某些混合架构的芯片（如鲲鹏960），其部分模块（如uncore层）可能仍会使用到焊球、Underfill或液态塑封料。此外，整个封装结构中还涉及散热界面材料、再布线层所用的PI树脂、粘接胶以及封装基板等多种材料。—## **从产业链角度看，“韬定律”的工程实现将如何影响半导体设备与材料的市场需求？** “韬定律”的工程实现是一个渐进的“慢变量”过程，其影响会随着新产品的导入逐步显现。首先，晶圆厂将是核心且最显著的受益者，因为逻辑折叠导致对先进制程产能的消耗成倍增加。例如，仅考虑华为相关的手机、PC、平板及汽车等产品线，其CPU、GPU等芯片采用堆叠技术后，对先进制程晶圆的需求量相比单层芯片结构将增长一倍以上。其次，随着晶圆厂产能的扩张，所有相关的设备和材料用量也将相应翻倍增长，包括刻蚀、镀膜、CMP、键合等设备，以及EMC、硅微粉、PI树脂、封装基板等各类材料。尽管目前部分国产材料已实现技术突破，但由于封装厂或晶圆厂在更换材料供应商方面较为谨慎，国产材料的放量仍需时间。[/rihide]