DRAM制程微缩面临瓶颈,4F²架构创新推动新发展
DRAM长期依赖制程微缩提升存储密度,但面临瓶颈。 随着摩尔定律放缓,制程微缩难度增大,EUV光刻机应用下,电容器和感应放大器微缩面临挑战,如漏电风险、干扰问题、制作难度等。此外,单元接触开口裕度缩小和单元外部电阻增大也影响读取速度和可靠性。
4F²架构创新助力DRAM密度再次提升。 4F²架构将晶体管与电容器垂直堆叠,突破传统平面架构限制,大幅提升存储密度。相比6F²架构,4F²架构单元面积缩减约30%,电子进出效率更高,漏电干扰减少60%,EUV光刻成本降低一半。
4F² DRAM有望使用CBA技术,产业趋势已凸显。 NAND Flash已率先使用CBA技术,长江存储的X-tacking技术推动高堆叠层数的3D NAND制造转向CBA架构。4F² DRAM也将采用CBA技术,将存储单元阵列和逻辑电路分开制作再进行键合,提高各自性能,预计在0a节点(等效10nm)后量产。
DRAM大厂积极推进4F²方案。 长鑫存储发布采用VCT和4F²布局的18nm DRAM论文,验证下一代存储架构可行性。三星提出4F² VCT DRAM方案,计划2025年原型问世。SK海力士持续创新优化4F²方案,使用键合工艺。美光不断优化基于4F²架构的铁电NVDRAM技术路线。
投资建议。 国产DRAM有望采用4F2+CBA方案,建议关注逻辑代工、混合键合设备和其他设备厂商。
风险提示。 新技术研发不及预期、产品落地不及预期、研报使用的信息滞后的风险。