数字芯片设计基础知识

2025年8月12日R1.0版 鲜枣课堂 版权所有侵权必究 ■芯片设计基本概念 □芯片设计 >芯片设计是芯片制造的重要前置步骤。 ■芯片设计基本概念 □芯片设计 >芯片设计，是将电子系统转化为物理集成电路的复杂过程。 >芯片设计涉及多阶段协作与严格验证，整体过程非常复杂，且存在一定的风险。根据对象，又可以分为：数字芯片设计和模拟芯片设计。(本PPT介绍数字芯片设计) ■芯片设计基本概念 □芯片设计的层级 >从上到下，依次是：系统层、RTL层、门级层、晶体管层、布局布线层、掩膜层。ranste ·RTL层，是寄存器传输层(RegisterTrLevel)。·门级层的“门”,就是门电路。门电路是由晶体管搭建的。·掩模层，是最底层。 布局布线层(LayoutLevel) 掩模层(MaskLevel) ■芯片设计基本概念 □芯片设计的输出物 >掩模(光掩模版),是芯片设计的最终产物。 >掩模是最底层的、最能够从细节对芯片进行描述的东西。 >光刻机基于掩模，可以完成最重要的光刻步骤。 ■芯片设计基本概念 □芯片设计的思路 >在芯片设计的早期，采用的是“自底向上(Bottom-Up)”的设计思路。 >设计工程师直接在图纸上绘制电路的物理版图，然后把版图送到制造工厂，工厂进行生产。 >也就是：先画底层细节，再“拼接",最终组成一个完整的集成电路。 ■芯片设计基本概念 □芯片设计的思路 >目前的主流思路是“自顶向下(Top-Down)”,也就是“先宏观，再微观”: ·先做系统级设计，然后再做RTL级设计(逻辑功能设计)。 ·等上层设计完成后，再进行下层设计(门级层、晶体管层、布局布线层和掩膜层),完善每一个细节。 ■芯片设计基本概念 □芯片设计的流程 >芯片的设计，分为四个阶段： ·规格定义、系统设计、前端设计(Front-EndDesign)和后端设计(Back-EndDesign)。 ■芯片设计基本概念 ■芯片设计基本概念 ■芯片设计基本概念 □芯片设计的流程 前端设计(逻辑设计):将芯片的功能需求转化为可实现的电路逻辑，确保功能正确性，不考虑物理实现细节。后端设计(物理设计):专注于物理实现，将前端的设计转化为实际的版图。这个阶段需要脚踏实地，考虑制造工艺约束、信号完整性、功耗管理等实际问题，解决物理实现的工艺挑战。 ■芯片设计基本概念 □芯片设计的工具 >最早期，芯片设计依赖于手工作业。 >上世纪70年代，随着计算机技术的不断成熟，芯片设计逐渐从手工设计走向了计算机辅助设计阶段，出现了ICCAD(ICComputerAidedDrafting)。 >到了1980年代，又出现了CAE(ComputerAidedEngineering,计算机辅助工程)。CAD专注于产品设计建模与绘图，而CAE侧重于工程仿真与性能优化。 >1990年代，EDA(ElectronicDesignAutomation,电子设计自动化)诞生了。 ■芯片设计基本概念 □芯片设计的工具 >EDA并不是一个具体的软件，而是一类软件的统称。 >EDA不仅仅用于芯片的设计、验证和仿真，也用于芯片的制造流程。 >EDA贯穿于芯片的整个研发和生产周期，能够帮助工程师完成大量的细分任务，可以显著提高设计效率、精度以及成功率。 ■芯片设计基本概念 □芯片设计的工具 >从全球范围内来看，处于EDA行业第一梯队的，就是三家公司：Synopsys(新思科技)、Cadence(铿腾电子)、SiemensEDA(原Mentor)。他们都于上世纪80年代创立于美国，目前拥有完整的、全流程的EDA产品体系，市场占有率超过70%,竞争优势非常明显。 >国内虽然也有华大九天等一些EDA企业，但市场份额较小，和第一梯队的差距较大。 SynoPsγs·新思cãdenceSIEMENS ■芯片设计基本概念 □芯片设计的市场规模 >根据有关机构的数据显示，2020至2024年间，全球芯片设计市场的复合增长率是9.8%,2024年市场规模突破4800亿美元。 >中国市场的增长更为惊人，占比从19%迅速提升至28%。 ■芯片设计基本概念 □芯片设计的难度 >芯片设计的难度，由芯片的种类、功能和性能所决定。 >数字芯片处理数字信号，通常都可以做很大规模，尤其是现在很多CPU、GPU、NPU计算芯片，还有手机SoC芯片，结构都极为复杂，晶体管数量极多，设计难度极大，成本也极为高昂。设计这种高端芯片，往往需要几百甚至几千人的专业技术团队，耗费一年甚至几年的时间，投入上亿甚至上百亿美元的资金。芯片工艺制程越先进，成本就越高。成本中，包括了专业人才的薪资、EDA工具的授权费、IP核的采购费、设备购买费以及运营费用等。 >模拟射频芯片，处理模拟信号，往往是针对一些具体的功能，规模远不如刚才说的高端数字芯片。另外还有一些数模混合信号芯片，例如ADC(模数转换)、DAC(数模转换),也是针对一些具体应用。这些芯片，大部分相对数字芯片来说简单一些。对于较为简单的芯片，一些中小型团队，借助目前比较齐全的芯片设计软件工具平台(例如EDA)和硬件设备，也能够进行自主设计。 哪怕是简单的芯片，设计周期大概是1-1.5年，耗费资金在百万至千万级。 ■芯片设计基本概念 □IP核 >IP核，即知识产权核，代表着一种预先定义、经过验证且可重复使用的模块化功能单元。它是构建大规模集成电路的基础元素。 简单来说，在设计一个复杂芯片的时候，不必每个部分都从零开始，一些成熟的或通用的功能单元，就可以直接购买IP核，大幅减少芯片设计的工作量。 >根据特性，IP核可以分为硬核、固核和软核。 □IP核 ■芯片设计流程阶段——规格设计 □规格设计 >芯片设计的第一步，是搞明白自己到底要做一款什么样的芯片。 >规格设计：芯片设计团队和客户(甲方)以及利益相关方进行充分沟通，了解具体设计需求。需要沟通确定的内容包括：目标芯片到底要实现什么功能，用于什么环境，算力、成本、功耗大概是多少，需要提供哪些接口，需要遵循什么安全等级，等等。所有的需求会转化为芯片的基本参数，最终以Spec(芯片规格说明书)文件的形式进行记录。芯片设计的基本要求，就此确定。 ■芯片设计流程阶段——系统设计 □系统设计 >架构工程师要根据规格Spec,设计具体的实现方案。 >包括但不限于：整个芯片的架构、业务模块、供电、接口、时序、性能指标、面积和功率约束等。芯片的架构主要由芯片的类别和功能所决定。 >对于复杂的芯片设计，还可能采用多核架构或异构集成架构(混搭)。 >选定架构之后，架构师还要在细节上进行优化和创新。例如调整各个功能模块之间的连接方式、优化数据通路以减少延迟，或者采用新的计算模式，等等。 >架构师还要确定哪些功能可以用软件实现，哪些部分需要用硬件实现。 >哪些部分要采购IP核，哪些部分自己做，也是由架构师决定的。 ■芯片设计流程阶段——前端设计(逻辑设计) □HDL编码(HardwareDescriptionLanguage,硬件描述语言) >架构设计方案完成后，芯片设计工程师将根据方案，针对各模块进行具体的电路设计。 >芯片设计工程师会使用专门的硬件描述语言(Verlog或VHDL),对具体的电路实现进行RTL(RegisterTransferLevel,寄存器传输级)级别的代码描述。 ·简单来说，就是用代码来表述芯片的逻辑功能和数据传输。 ·Verlog作为一种常用的硬件描述语言，能够对电路(系统)进行多层次描述，包括系统级、算法级、寄存器传输级(RTL级)、门级和开关级。在数字IC设计流程中，RTL级描述最为关键和常用。因此，Verlog代码也常被称作RTL代码。moduleadder(x,y,carry,out) ginput[31:0]×,ydoutputregcarry;outputreg[31oiout;(*)carry,out[3101=×yiencmoduleVerilog代码范例(32位加法器) ■芯片设计流程阶段——前端设计(逻辑设计) □仿真验证(Simulationverification) >仿真验证：主要包括电路逻辑功能方面的验证，也就是证明设计的功能是否符合设计规格中的定义，是否存在逻辑实现错误。>如果发现错误，就需要返回上一步进行修改，甚至要返回方案设计阶段进行修改。修改后，再重新进行验证。>验证方法包括：(借助工具)通过在搭建的验证环境中输入激励(就是加输入信号),然后看检测输出波形是否和预期一样，以此来进行判断。>验证仿真的工具：主要包括VCS、Qustasim等EDA工具(进行编译和仿真),以及Verdi等工具(进行debug)。>这个阶段的仿真，也被称为“前仿真”。它在理想状态下进行，基于理想化的抽象模型，忽略物理延迟和布线细节，专注于功能正确性。 ■芯片设计流程阶段——前端设计(逻辑设计) □逻辑综合(Synthesis) 逻辑综合：验证工程师要使用一些EDA工具，将RTL代码翻译成门级网表(GatelevelNetlist),也就是实际的逻辑门电路(也包含了逻辑结构和连接关系，也是后端设计的关键输入)。 >逻辑综合主要包括三个步骤： ·翻译：先将VerilogVHDL代码转换为工艺无关的、初级的、未优化的通用门级电路。 ·优化：逻辑综合需要设定约束条件，也就是希望逻辑综合出来的电路在面积、时序、时延等(PPA)目标参数上达到的标准。优化，是根据约束条件和工艺库(由晶圆厂提供)参数，进行逻辑结构调整，去掉冗余单元，以此满足要求。 ·映射：最终，将门级逻辑电路映射到的工艺库上。 ■芯片设计流程阶段——前端设计(逻辑设计) □逻辑综合(Synthesis) >门级网表的样例： ■芯片设计流程阶段——前端设计(逻辑设计) □静态时序分析(StaticTimingAnalysis,STA) >静态时序分析，也属于验证的范畴，主要是在时序上对电路进行验证。 >具体来说，是在不提供激励的情况下，验证设计时序特性，检查电路是否存在建立时间(setuptime)和保持时间(holdtime)的违例(violation)。>芯片时序是集成电路设计中确保信号传输与时钟同步的关键技术，非常重要。础的数字芯片功能，就会出现问题电子设备由时钟信号驱动，如果时序存在问题，各个模块之间的工作节奏就会错乱，影响各个元件以及整个芯片的工作频率，进而影响整体性能。>在数字电路中，一个寄存器如果出现前面说的违例，就无法正确采样数据和输出数据。所以，以寄存器为基。 ■芯片设计流程阶段——前端设计(逻辑设计) □静态时序分析(StaticTimingAnalysis,STA) >静态时序分析(STA)的作用： ·帮助确定芯片的最高工作频率 -通过详细的时序分析，工程师可以更好控制工程的各个环节，从而减少延迟，尽可能提升芯片的工作频率。-芯片的最高工作频率由网表(netlist)的关键路径决定。关键路径是网表中信号传播时延的最长路径。 ·检查时序约束是否满足 -在时序分析的过程中，我们可以查看目标模块是否满足预设的约束条件。-如果不满足，分析结果将帮助我们精确地定位到问题点，并给出详细的改进建议。 ·用于分析时钟质量 -时钟信号存在抖动、偏移和占空比失真等缺陷。-通过时序分析，我们可以有效地验证这些缺陷对目标模块性能的影响。 ■芯片设计流程阶段——前端设计(逻辑设计) □静态时序分析(StaticTimingAnalysis,STA) >STA工具，包括Synopsys的PT(PrimeTime)工具等。 它可以分为三个基本步骤： ·1、将netlist看成一个拓扑图；·2、进行时延计算(连线时延netdelay、单元时延celldelay);·3、找到关键路径，并计算时延，进行判断 STA原理图 ■芯片设计流程阶段——