内存芯片技术的未来

2024年2月7日 古尔杰·S·桑杜博士首席研究员兼副总裁，技术开发 存储技术路线图 物理、电气和材料限制 技术创新常用技术挑战对更快的需求 HAR无压力间隙填充RC管理接触电阻下一代图形化dram 全球芯片产量 窥视未来 数据中心时代已经到来 用户花费6小时每在手机上 day* 2.5万亿每日生成的数据字节 超大规模 *前沿AI模型复杂度正在超越摩尔定律乘以8x 2021年首批超级计算机将问世** **exaFLOPS—a万亿（百亿亿）浮点7每秒运算次数 (1018 FLOPS)。 *https://openai.com/blog/ai-and-compute 人工智能（AI）内存解决方案 人工智能解决方案需要更多的带宽和更好的性能，同时功耗更低 晶体管尺寸驱动下的CPU性能性能增长的终结？ 晶体管尺寸驱动下的CPU性能性能增长的终结？ DSAs改变了传统设计原则 ▪并行性显著增加▪降低开销▪重写现有算法和软件以获取优势▪优化数据流以减少存储需求谷歌TPUv4▪显著更高的带宽内存，在必要时 特定领域架构（DSA）优化计算和数据流，对内存和数据传输的依赖性增强。 内存为中心的世界中的构建模块 有限的深度、内存计算能力 需要解决的关键挑战：• 100倍更高带宽的架构/算法 • 以数据移动为先的语言和框架 • 使内存中心编程更简单的工具• 确定最佳内存中心执行目标的框架 • 用于计算密集型操作的高效的转移机制 协同内存、存储和加速器 交替存储机制研究 移动原子 ▪ −PCM，CBRAM，RRAM（丝状，金属氧化物），FeRAM，CNT，分子…… −mram, sttram, racetrack... 10-20年行业积极研究 内存特性比较 内存扩展的挑战 dram是仅能够提供性能、密度和能耗平衡的内存，使其接近SoC。没有任何“10年展望”的EM挑战这一点。 耐力 由于投回率，DRAM 的放在正面挑 我正接近 DRAM 的“3D 折点”，确切路径存在争，选择高度专有 与非是仅一种能够以可接受的能耗和性能实现低每比特成本的非易失性存储器。没有任何一种“10年展望”的EM对其进行挑战。 3D NAND放将因投回率(ROI)面挑 一步因增加和性能/成本衡可能 3D之外是研究 COST/Bit 新兴存储器是（某种）新兴的，现在被判断可能不适合dram/nand替换，但并非用于内存层次结构中的它们替换，而是用于它们增强 Outlook：具有新机制和物理的新材料的发现 需要的是在新材料中发掘具有革新半导体应用的新机制/物理学，这与旧方法即筛选周期表以寻找材料系统形成对比。现有设备概念 异构集成 ©2018美光科技公司。保留所有权利。信息、产品及/或规格如有更改恕不另行通知。所有信息均按“现状”提供，不附带任何形式的保证。有关产品（包括其特性、可用性、功能或兼容性）的声明仅供信息参考，并不修改适用于任何产品的任何保证，若有。图纸可能未按比例绘制。美光、美光标志以及所有其他美光商标均为美光科技公司财产。所有其他商标均为其各自所有者财产。 包装领导 制定路线图以支持人工智能和高性能CMOS工作负载的带宽和电源领导地位 高带宽记忆 • cmos与存储阵列之间的内存互连需要 •高精度键合•芯片对芯片连接使能的微间距连接•逻辑与内存共同开发以及互连布局、设计和集成。 •晶圆对晶圆键合使用50纳米对准，以实现小于1微米的高密度互连，满足内存需求并推进缩放。 •通过堆叠式CMOS实现的低功耗，提升内存性能 密集互连内存阵列和CMOS需要高精度键合 • 市场有使用此技术的产品，并正在路线图中推进。 美光存储器采用晶圆对晶圆键合技术 W2W 对齐 < 50nm 问题描述 • 目前没有已知的W2W设备能够实现<50nm的键合对准 • 能够对裸片进行50nm最小对准的键合设备，无薄膜/无图案/无结构• 来料晶圆变形（形状，面内）失真（IPD）、残余应力）和变动影响对准精度 • 估计每10nm平面图变动 = 1nm回归损失 技术发展指导原则 ➢识别突破性挑战➢驱动全栈创新➢展示原型级别解决方案 内存系统协作概述 开发内存能力以应对未来的挑战 ▪实现端到端的能力来原型设计以内存为中心的设计和新型设备 ▪初始展示者将包括： 一个用程序/基施 一种以内存中心的架构 一种内存/定原型 一种3D内存结构 实现系统级解决方案的重点领域 面向内存计算的综合设计框架 ⎻将 EDA 生态系统从数字 SoC 聚焦转变为内存与计算的协同设计及软件 使用多层、分层建模，实现全栈架构探索，以克服局部最优设计离散域中的分析▪集成系统级仿真能力，涵盖逻辑、内存和软件，适用于新型应用▪针对自调、自适、自愈设计的自动化系统验证，以实现产品全生命周期的弹性运行▪从零开始的安防设计和可扩展的EDA基础设施，用于大规模并行编排并通过人工智能优化运行时▪ 协同优化的近内存计算架构 解决有算范式的根本限制 ▪冯·诺依曼计算范式在性能和能效方面面临着根本性的挑战，因为数据面向近内存计算的以数据为中心的计算架构发展所驱动的运动。 ▪汇聚计算和内存专业知识，提供前所未有的性能和能效 与和异构集成程序的内存作 利用硅通孔、芯片到晶和晶到晶合能力 端到端内存软硬件协同设计 建立系和件平台 ▪开启新记忆、以记忆为中心的架构以及记忆/计算集成需要深入理解记忆工作负载和优化软件堆栈 ▪与行业合作伙伴共同推动对内存使用模型的更深入理解 内存和存叠 池化内存和存 利用内存中心的加速器行异构计算 总结思考 ➢包含人工智能（AI）等新应用将驱动计算/内存架构的巨大变革 ➢全栈创新是必须的，需要认真考虑内存计算和神经形态计算等替代计算范式 ➢ 功能异构集成至关重要…… ➢材料、器件和电路层面创新的机遇，以支持存储器器件的扩展和新功能 谢谢 材料、器件和电路的技术挑战 研究机会 材料/设备研究探索新物理学和机制 全局发现方法与第一性原理建 模同步进行 内存缩放 低Ioff(~atto amp)半体材料▪宽带隙（2+eV）▪骑行稳定性（>1E8）▪用于物理缩放的（例如，2D）新型材料 使能在大面基底上可展地沉二材料 启用新的架构 利用成熟的技做更多 新的功能和用 ▪兼容高性能CMOS▪低T处理▪大编程窗口▪低可变性（高度稳定）