电子行业2024年中期策略研讨会：大算力时代必经之路，先进封装正崛起

大算力时代必经之路，先进封装正崛起 请参阅附注免责声明1 请参阅附注免责声明2 请参阅附注免责声明3 先进封装助力“超越摩尔”，实现高集成、小面积、低功耗。1965年5月，仙童半导体和英特尔的联合创始人之一戈登·摩尔发表论文预测：芯片上的晶体管数量大约每两年翻一番，性能也将提升一倍，或成本下降一半。如今，集成电路的发展受“存储墙”“面积墙”“功耗墙”和“功能墙”的制约。 1.1 图：图1：摩尔定律自2005年后逐渐减缓图：台积电12英寸晶圆价格随制程呈指数增长 资料来源：公司公告，ASML，国泰君安证券研究 请参阅附注免责声明4 针对“存储墙”，即处理器的峰值算力每两年增长3.1倍，而DRAM的带宽每两年增长1.4倍，使存储器发展速度远落后于处理器。通过TSV、微凸块等先进封装技术制备HBM（高带宽存储器），能够大幅提升内存带宽，并将其与GPU通过interposer相连，可以实现存储器与处理器之间数据的超近距离传输。 1.1 图：集成电路“存储墙”挑战 资料来源：OPCproject 请参阅附注免责声明5 针对“面积墙”，即芯片尺寸受限于光刻机的光罩极限，突破光罩面积将付出极高成本。当前最先进的极紫外光刻机的最大光罩面积为858mm2（26mm×33mm）,突破光罩面积将付出极高成本。此外，随着芯片面积增加，良率随着面积增大而下降。如，工艺成熟后，芯片面积从213mm2增加至777mm2，良率从59%下降到26%，使得成本大幅提升。而通过先进封装技术集成多颗芯片如“chiplet”异构集成技术，将大芯片拆分成多颗芯粒，以搭积木的形式将不同功能、不同合适工艺节 点制造的芯粒封装在一起，是突破“面积墙”的一种低成本主流方案。 1.1 图：集成电路“面积墙”挑战图：芯片良率随着芯片面积增加而迅速下降图：典型Chiplet架构 资料来源：《先进封装技术的发展与机遇》 请参阅附注免责声明6 资料来源：Electronics,v38,n8,1965 针对“功耗墙”，即近年来单个GPU和CPU的热设计功耗（TDP）逐年增大，2024年单个GPU的TDP将突破千瓦级，而大算力趋势下芯片系统的TDP可能突破万瓦级。而大算力趋势下芯片系统的TDP可能突破万瓦级。例如，GPT最新参数量高达1.8万亿，消耗 电力可能提升至32.4TWh（假设训练一次消耗电力15兆瓦，跑3个月）。使用3D堆叠、 超短距离传输叠加液冷等先进冷却技术能够有效降低功耗。 1.1 图：集成电路“功耗墙”挑战图：训练AI用算力需求呈指数级提升 资料来源：《先进封装技术的发展与机遇》,OpenAI，TheEconomics 请参阅附注免责声明7 针对“功能墙”，即单一衬底可实现的功能有限，亦可通过多芯片异构集成技术，实现传感、存储、计算、通信等不同功能元器件集合，达到电、磁、光、热等多物理场的有效融合。 1.1 图：集成电路“功能墙”挑战 资料来源：《先进封装技术的发展与机遇》 请参阅附注免责声明8 1.2 202858%2.5D/3D 先进封装占据封装半壁江山，AI算力拉动2.5D/3D迅速发展。2022年先进封装市场规模为443亿美元，预计到2028年将提升至786亿美元，市场占比将提升至58%，CAGR为10.6%。从先进封装细分市场看，当前倒装封装FC（FlipChip）由于成熟、完善的工艺平台及具备竞争力的成本优势，占比达到51%。 图：集成电路“功能墙”挑战 资料来源：Yole 请参阅附注免责声明9 1.2 202858%2.5D/3D 在人工智能、5G通信和高性能计算等产业的推动下，2.5D/3D封装成为行业黑马，2022年市场规模为92亿美元，预计到2028年，将一跃成为第二大先进封装形式，市场规模将提升至258亿美元，CAGR高达18.7%。 图：2028年2.5D/3D需求跃升至258亿美元 资料来源：Yole 请参阅附注免责声明10 1.2 202858%2.5D/3D “弯道超车”+“广阔市场”双轮驱动，国内先进封装渗透率持续上升。2022年国内总封装市场规模近3000亿元，先进封装占比达38%，2026年中国封装市场规模将达3248亿元。先进封装市场占比有望进一步提升至39%，达1300亿元。 图：2022年中国封测市场近3000亿元图：2028年2.5D/3D需求跃升至258亿美元 3500 3000 2500 2000 1500 1000 500 0 25% 20% 15% 10% 5% 0% -5% -10% 2017201820192020202120222023E2024E2025E2026E 中国封测市场规模（亿元） YOY 100% 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% 2014201520162017201820192020202120222023E 传统封装先进封装 资料来源：JWinsights，中国半导体行业协会，国泰君安证券研究 请参阅附注免责声明11 IDM、Fab厂纷纷入局，先进封装迎来扩产浪潮。目前以日月光、安靠、长电科技、通富微电等为代表的OSAT厂商，2022年占据先进封装市场份额65.1%。OSAT厂商主要聚焦于先进封装中后端，以封装基板为核心，倒装封装FCBGA、FCCSP占据先进封装主流。 1.2 202858%2.5D/3D 图：2022年先进封装市场OSAT、Foundray、IDM三分天下 资料来源：Yole，国泰君安证券研究 图：日月光、安靠、台积电占据约50%市场 请参阅附注免责声明12 1.2 202858%2.5D/3D 2024年，台积电将预计投资的280-320亿美元中的10%投向先进封装。现有CoWoS月产能约1.5万片，预计到2024年底，台积电CoWoS封装月产能有望达到3.6-4万片。 2024年，日月光资本支出较2023年预计增加40%-50%，超22亿美元，其中有65%将 用于封装业务，尤其是先进封装业务。 长电科技2023年预计资本开支65亿元，产能扩充面向高性能、先进封装领域及加速XDFOI技术量产，其中先进封装占比超过80%。 通富微电海外扩张进展顺利，2023年6月通富超威槟城新厂房建设启动，总投资额接近20亿令吉（约合4.3亿美元），未来也将持续扩产。 请参阅附注免责声明13 请参阅附注免责声明14 2 封测回暖信号明显，Q2有望迎来量价齐升。封测属于半导体产业链相对靠后环节，且封测作为重资产行业，制造成本占比50~60%，毛利水平对稼动率反应敏感。下游需求迎来好转，IC设计厂向封测厂商加单，封测端仅次于存储板块率先回暖。从行业周期看，封测厂营收变动与全球半导体销售额变动基本一致。从月度数据跟踪看，全球半导体销售额从2023年Q2开始触底反弹，至今上升态势良好。从国内封测板块看，板块营收同比增速于2023Q4转负回正，实现7.75%同比正增长。环比从2023Q2起持续正增长，在2024Q1传统淡季，部分头部公司保持环比持平，释放积极信号。随着芯片设计厂商进入主动去库存阶段，封测存货周转率也回复到较高水位。 图：封测板块营收同比增速23Q4回正图：封测板块存货周转率提升显著 请参阅附注免责声明15 资料来源：wind，国泰君安证券研究 2 封测回暖信号明显，Q2有望迎来量价齐升。受下游经销商与终端补库、安卓机出货量持续转好影响，传统封装占比较高的厂商率先回暖。华天科技2024Q1实现营业收入31亿元，同比高增38.72%，环比-3.83%，毛利率达到8.52%，同比+4.5pcts，稼动率达到90%以上。甬矽电子2024Q1表现亮眼，单季度营收7.3亿元，同比+71.7%，环比-4.3%。通富微电先进封装占比在90%，境外收入占比在70%以上，受海外半导体复苏节奏影响，2024Q1营业收入52.82亿元，同比+13.8%，环比-16.98%。价格端，受需求端回暖、上游原材料铜、金、钨等价格飙升影响，部分封测厂已开始提价。2Q24提价趋势确定，稼动率环比提升，封测端业绩有望量价齐升，持续向好。 图：封测板块存货周转率提升显著 表：封测板块业绩回顾 请参阅附注免责声明16 资料来源：wind，国泰君安证券研究 请参阅附注免责声明17 3 封测类,10% 装备材料类, 6% 设计类,17% 制造类,67% 制造类设计类封测类装备材料类 国家大基金三期成立，重点关注先进制造及先进封装。近期，国家集成电路产业投资基金三期股份有限公司注册成立，注册资本3440亿元，超过一期987.2亿元及二期2041.5亿元总和，出资方主要来源于中央财政、北京上海广东等地方国资、各大银行及央企。从历届大基金投资重点看，一期主要投向半导体制造，如中芯、华虹等晶圆代工厂，长电、通富等封测厂，还包括存储厂商长江存储、EDA设计厂商华大九天、设备厂商北方华创等。据统计，一期投资中，集成电路制造占67%、设计占17%、封测占10%、装备材料占6%。而二期面临国际环境恶化，加大力度布局半导体制造，其中中芯国际拿到最大一笔投资约15亿美元，其他设备材料等产业链环节紧随其后。随着大基金三期成立，中国半导体产业将迎来强势突破，建议重点关注受到先进工艺节点制裁的先进晶圆制造领域；顺应高算力需求、提供“弯道超车”机会的先进封装领域、及AI瓶颈先进存储领域等方向。 表：国家大基金一期投资项目统计 请参阅附注免责声明18 资料来源：电子说，国泰君安证券研究 请参阅附注免责声明19 封装技术经历第三次重大变革，迈向高引脚、高集成、高互联。封装技术最早起源于以双列直插封装DIP为主的直插型封装。第一次重大变革，由通孔插装进入到表面贴装时代。第二次重大变革，以BGA（BallGridArrayPackage，球栅阵列封装）为代表的先进封装技术开始涌现。先进封装时代，封装方式迈向三维堆叠和异构集成。 04 图：半导体封装技术发展历程 请参阅附注免责声明20 资料来源：新材料在线，国泰君安证券研究 先进封装主要通过平面与空间上的革新实现连接的密集化、堆叠的多样化和功能的系统化。（1）平面上，以BμmpI/OPitch（凸块间距）的缩小化和RDLL/S（Re-distributedLayer重布线层，线宽/间距）的精细化为核心驱动，来实现高互联、低功耗、低单位面积成本的封装技术。（2）空间上，先进封装向三维发展，以高度集成化、高度功能化为目标，典型代表为2.5D/3D封装、SiP系统级封装、Chiplet等。 02 图：先进封装技术路线图 请参阅附注免责声明21 资料来源：Yole 4 FOPLP 板级封装（FOPLP，Panellevelpackage）为下一代晶圆级封装诱人趋势。板级封装，即在面板尺寸而非硅晶圆尺寸上实现扇出布线的先进封装工艺，载板尺寸从8/12寸wafercarrier更改为515*510mm或600*600mm甚至更高的方形面板，因此封装效率更高。基于产业数据调研，当板级封装良率达到90%时，总扇出封装成本可能降低50%。三星是最早开始进行板级封装的公司，2023年，基于FOPLP技术的SOC芯片首次搭载于GooglePixel7手机上，当前，三星正集中于2.5D方案的开发。FOPLP已进入量产线，而由于其封装尺寸提升，对产线和设备要求随之提升，其成本优势仍有赖于产线良率及稼动率。 图：板级封装带来成本的显著下降图：板级封装工艺流程与晶圆级封装类似 请参阅附注免责声明 22 资料来源：艾邦半导体《Fan-OutPackagingGetsCompetitive》，国泰君安证券研究 图：COWOS封装投资机会梳理 4 COWOS 高算力必经之路，关注核心工艺及价值量占比。CoWoS技术主要基于无源转接板，分为CoWoS-S （Siinterposer）、CoWoS-