产经分册：半导体芯片全产业链图谱

自然选择Inte产业经济研究Natural Selection I IDRDustryIndustry Economy 二极管原理最外层电子数(=8时最稳定）半导体元素原理有限面积塞进更多电路和功能，集成电路半导体，集成电路，芯片即半导体把电路“集成化”Integrated Circuit,简称<4>48.原子核外电子达到子张硼硅磷经常混用，注意语境易失电子易得电子稳定8电子稳定结构的方式沐漆提供设计软件，cadence半导体二进制半导体产业结构辅助公司和synopsys最出名He1.离子键（得/失电子)可以设计逻辑元件（例：与或非）前人总结好的、模块化钠：最外层失去1个电子将门电路集合起来即可实现复杂运算，设计公司辅助软件设计公司的东西，买来直接用。SiNeIP设计公司技术含量低，人力Fabless氯：最外层得到1个电子+电流导通记为1未导通记为0.外包设计公司和财力消耗高．GaGe2.共价键（共用电子对)A7电子,不稳定8电子已稳定家P型半导体/N型半导体/独自进行设计、制作、测试半导体设备厂商ASML最著名晶圆代工空穴型半导体电子型半导体原材料公司提供硅片硅是半导体，电子磷多出1Foundry锡Integrated Device Manufacture物料公司一强酸，强碱，各种气体等PbBXe不会自发运动。个电子集成器件制造，IDM测试设备厂商测试机台元正偏加入电压，产生电流封装测试最外层与原子核距离（越远越易失电子）主要半导体元素：硅，错。初期半导体公司均为IDM.张忠外包测试公司例：制作probecard等OSAT电压方向相反，则相当于绝缘体谋离开德州仪器建立台积电.代原料公司封装材料三极管（在二极管上加1个P型或N型半导体，变成PNP或NPN）图例：工的出现降低半导体产业门槛，PCB面板公司印刷或者将各个芯可以接三端电压（左中右）控制电流有无及大小大量fabless涌入半导体行业.打板公司片装到PCB板上3代.InFO,HBM,CoWos.①2代技术pin角增多芯片设计公司通过辅助设计软件和foundry提供的晶体管模型，芯片半导体系列报告①解决问题：+面积不够焊点(右图）fabless/rawmaterial/raw.wafer.设计出功能功耗，面积性能都符合要求的芯片终端客户基础原理与产业结构②时序要求高.高性能芯片需多个芯片集成封装2017E公司属地20162017Echange主要产品半导体公司营收两颗芯片不能相距太远，Qualcomm高通美国154141707811%手机CPU1H182017公司属地ZICZsemi change分类主要产品InFO (integrated Fan-out) integrated(Multi InFo工艺)FannBroadcom 博通美国138461606516%网络设备芯片手机wifi芯片Samsung三星韩国379253978536%IDM存储器3Nvidia英伟达6389922844%GPU2Intel英特尔美国325853258513%IDMCPUMediaTek 联发科中国台湾88097875-11%低端手机CPU34SKHynix海力士韩国174371775456%IDM存储器5Apple苹果美国649366603%苹果手机CPU4TSMC台积电中国台湾163121631212%foundry6AMD超微美国4272524923%电脑CPU55Micron美光美国154061540645%IDM存储器7HiSilicon海思中国大陆3910471521%手机芯片，电源管理芯片6Broadcom博通美国827591449%fablessFan-out存储芯片Xilinx赛灵思美国231124757%FPGA芯片Qualcomm高通美国798479843%fabless右图封装技术只用InFO-PoP结构9Marvell美满电子美国24072390-1%通信相关芯片，DSP,P8Toshiba东芝日本7092771725%IDM存储器在高端芯片中.eg10Unigroup紫光展锐中国大陆1880 20509%射频芯片，基带芯片9ITI德仪美国68747346IDMMCU,ADC,DAV.苹果A12等，很贵.台公司有大有小小公司鱼龙混杂，LTotIC手机CPU电源管理等市场已划分完1010Nvidia英伟达美国6243624353%fabless积电封装业务的很AI芯片，物联网芯片汽车电子芯片刚起步更多的细分功能芯片，这些机会更多更像fablessL 1H18 JL 1H18/1H17.semi大部分盈利都是靠InFO.晶圆代工foundry晶圆测试(ChipProbe.CP)CoWos技术：台积电独有芯片正面朝下20172016公司属地20172016change分类整片晶圆放入机台测试，所有测试程序通AMD:HBM技术·美光:HMC技术芯片的pad这是芯片芯片的padTSMC台积电中国台湾32163294889%Pure-Play过probecard(针卡）传输到晶圆上2代.flipchip（倒装封装）芯片本身的pad分部重新布局后的pad分部（圆开2GlobalFoundries格罗方德美国6060549510%Pure-Play测试环节Step.1.CP1/sort1:常温测试：测试技术解决批量生产问题，可直33UMC联华电子中国台湾489845827%Pure-PlayStep.2.CP2:高温烘烤后测试：接用晶圆封装Samsung三星韩国460044104%IDMStep.3.CP3:客户想要的条件测试，Step.1.正面朝下重置pad布局5SMIC中芯国际中国大陆310129146%Pure-Play封装测试(Final Test.FT)(RDL.re-distribution layer).Powerchip力晶科技中国台湾1498127517%Pure-PlayStep.1将合格芯片在晶圆上标记出来(blue tape),切割Step.2.WLCSP(wafer level CSP)8Huahong Group华虹集团中国大陆1395118418%Pure-Play为单独芯片封装成黑盒子（有引脚）bump(长金球,至此晶圆未被切割)TowerJazz高塔半导体以色列125011%Pure-PlayStep.2.将一堆黑盒子芯片分别装入socket(类似插座）Step.3.测试后再切割,把好的芯片倒扣到基板上。封装技术分为6寸（150mm，制作500nm）8寸（200mm，制作350nm-180nm）.12寸（300mm.制作90m-10nm）再将socket装进board.6寸打酱油,主要是8寸和12寸.foundry给测试厂的产品是晶圆(wafer),见右图Step.3.将board放在测试机台上,机台将需要的电压Bump产生的球电流加到board接口上1代.wire bond(打线，工艺成熟，成本低）封装测试包括封装和测试，费用由fabless支付Step.4.将测试结果标记出来,把合格芯片寄给fabless.焊接点Step.1切割.芯片未作任何处理前,引脚叫pad.2017E公司属地2016 2017E change 市占率优点批量操作，成本特别低；最省面积，主流的封装方Step.2.固定在lead frame(引线框架)上ASE日月光中国台湾489652076.4%19.2%fabless将芯片安装在系统板上,抽样测试式用在高端产品上.bump的过程最为关键芯片的pad芯片正面朝上芯片的pad2Amkor安靠美国389440634.3%15.0%检查芯片是否符合所需参数这是芯片3长电科技中国江苏2874323312.5%11.9%测试黑幕1.5代.CSP(Chipe-SizePackage)LeadframeLeadframeSPIL矽品中国台湾262626842.2%9.9%1. 测试结果在区域外的芯片也会出售,测试厂听fabless的Leadframe底部解决1代问题：去掉leadframe.用基板代替Step.3.打线两者用银聚固化5PTI力成中国台湾1499189326.3%7.0%例测试参数范围[1.10].1-10卖给A手机厂10-15卖给B手基板有自己的一些电路将导线引到下面的焊点上用金线(或铜/铝)将芯片的pad和lead frame连接起来6天水华天中国甘肃823105628.3%3.9%机厂15-20卖给C手机厂.价格依次降低，芯片只要能芯片的padStep.4.注塑（塑封)7通富微电中国江苏68991032.0%3.3%用，都是龙845.该手法主要用在功耗参数上芯片正面朝上导线将连接好的芯片和leadframe放到模具中将塑封材料加KYEC 京元电子中国台湾6236758.3%2.5%2.减少测试项（省钱）。热至液体把芯片金线和leadframe都包住9UTEC联合科技新加坡689674-2.2%2.5%3.不完整芯片的测试（晶圆边缘)焊接点Step.5.包装（打logo，去除多余塑封材料）10南茂科技中国台湾5685964.9%2.2%4.骗国家大基金（主要在测试厂）问题:芯片最终比实际大很多,因为lead frame和芯片之间有距离.foundry完成代工后.将整片晶圆交给封测厂按测试时间收费 ③在SiO2上刻蚀出洞，下图灰色部分CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体）(NMOS和PMOS做结合→CMOS)给MOS布线现代IC设计中.CMOS是最基本的单元CMOS原理CMOS的主要参数Step.1.制作VIA(通孔）②铺光阻，曝光.结束后如下。洞的深度直接接触Si表面例1cm²芯片上集成了10亿个晶体管类比水龙头二氧化硅厚度①在MOS上盖一层SiO2（通过CVD产生）光阻光阻光阻光阻二个最基本的CMOS就是一个晶体管栅瑞二氧化硅决定阀值电压和沟道电流大小Sio,Sio,以水龙头为例解释基本原理沟道电流的大小Sio,源端电子流方向漏端栅极栅端一螺较栅，漏，源的电压关系栅极栅极给所有结构加个载体源端决定CMOS处于什么工作状态sio,Sio,Sio,漏端水流方向栅端二氧化硅沟道：红色部分。反型层反型层反型层源端：水流的源头.阀值电压：电子流刚到漏端的栅端电压源端漏端wellwellwell漏端：水流出去的地方电子流方向截止区：完全没有电流状态。衬底衬底衬底栅端：上面控制水流的开关。线性区：很小电流状态。螺纹：控制水流的大小P型硅片饱和区：电流充足状态.CMOS制作流程④除去光阻foundry从硅片供应商拿晶圆。制作Well和反型层制作二氧化硅（相当于螺纹）(PhysicalVaporDeposition，物理气相从上向下看welli通过离子植入(lonlmplantation.简称imp)方式进入底炉管氧化法Sio2况淀）方式原理类似下图横截面制作NMOS.植入P型well：制作PMOS.植入N型well.在通氧气的炉管中通过高温让氧气栅极晶圆以NMOS为例：离子植入的机器通过将需要植入的P型元和硅发生化学反应,生成SiO2.乾材衬底素打入到衬底中的特定深度，再在炉管中高温加热SiO2用在栅极下面,其厚度直接影响阀值反型层+晶圆衬底让离子活化并且向周围扩散.well制作完成电压和沟道电流的大小,所以foundry在这well二步都选择质量最高,厚度控制最精确,均用高能电予或离子轰击wellP/N型半导体衬底匀性最好的炉管氧化方法。衬底→本征半导体SiO,③将多余镀膜磨掉。打碎后的靶材降落到下面反型层：控制沟道电流和阀值电压的大小反型层钨Sio,半导体系列报告②子张做NMOS.反型层植入的是P型离子：well钨栅极用高能量电子或离子轰击靶材被打碎Foundry:CMOS原理和制作沐漆做PMOS,反型层植入的是N型离子衬底Sio,的靶材以原子形式落到下面形成镀反型层反型层膜(新闻提到的靶材就是指这里)Poly和SiO2的曝光wellwel