自然选择NaturalSelection┃IDR产业经济研究IndustryEconomyInteDustry Step.3打线.InFO-PoP晶圆代工Foundry有限面积塞进更多电路和功能.集成电路封装引脚芯片半导体,集成电路,芯片<44>48原子核外电子达到子張硼硅磷即半导体把电路“集成化”.IntegratedCircuit,简称IC经常混用,注意语境.易失电子易得电子稳定半导体近...8电子稳定结构的方式沐涔1.离子键(得/失电子)··硼··硅·硅··•·二进制半导体产业结构•·磷·可以设计逻辑元件(例:与或非)辅助公司提供设计软件,cadence和synopsys最出名.前人总结好的、模块化钠:最外层失去1个电子····...将门电路集合起来即可实现复杂运算.辅助软件设计公司IP设计公司的东西,买来直接用.技术含量低,人力氯:最外层得到1个电子电流导通记为1;未导通记为0.外包设计公司和财力消耗高....2.共价键(共用电子对)7电子,不稳定8电子,已稳定独自进行设计、制作、测试半导体设备厂商ASML最著名....····原材料公司提供硅片.·氮··氮·...··远硅是半导体,电子不会自发运动.磷多出1×个电子.√物料公司强酸,强碱,各种气体等.测试设备厂商测试机台.最外层与原子核距离(越远越易失电子)主要半导体元素:硅,锗.+正偏加入电压,产生电流--电压方向相反,则相当于绝缘体+初期半导体公司均为IDM,张忠谋离开德州仪器建立台积电.代外包测试公司例:制作probecard等.原料公司封装材料三极管(在二极管上加1个P型或N型半导体,变成PNP或NPN)可以接三端电压(左中右),控制电流有无及大小.图例:工的出现降低半导体产业门槛,大量fabless涌入半导体行业.PCB面板公司打板公司印刷或者将各个芯片装到PCB板上.3代.InFO,HBM,CoWos.①2代技术pin角增多,芯片设计公司通过辅助设计软件和foundry提供的晶体管模型,芯片解决问题:面积不够焊点(右图).fabless/rawmaterial/rawwafer.设计出功能,功耗,面积,性能都符合要求的芯片.终端客户②时序要求高.高性能芯片需多个芯片集成封装.两颗芯片不能相距太远.InFO（integratedFan-out）integrated(MultiInFo工艺)FanIn半导体公司营收Fan-out右图封装技术只用在高端芯片中,eg.苹果A12等,很贵.台结构公司有大有小,小公司鱼龙混杂┗TotIC┛手机CPU,电源管理等市场已划分完.积电封装业务的很大部分盈利都是靠AI芯片,物联网芯片,汽车电子芯片刚起步,更多的细分功能芯片,这些机会更多.更像fabless┗1H18┛┗1H18/1H17,semiInFO.CoWos技术:台积电独有.AMD:HBM技术;美光:HMC技术.2代.flipchip(倒装封装)解决批量生产问题,可直晶圆测试(ChipProbe,CP)整片晶圆放入机台测试,所有测试程序通过probecard(针卡)传输到晶圆上.测试环节Step.1CP1/sort1:常温测试;Step.2CP2:高温烘烤后测试;测试技术接用晶圆封装.Step.1.正面朝下,重置pad布局(RDL,re-distributionlayer).Step.2.WLCSP(waferlevelCSP)bump(长金球,至此晶圆未被切割)Step.3.测试后再切割,把好的芯片倒扣到基板上.封装技术分为6寸(150mm,制作500nm),8寸(200mm,制作350nm-180nm),12寸(300mm,制作90nm-10nm).6寸打酱油,主要是8寸和12寸.foundry给测试厂的产品是晶圆(wafer),见右图.Step.3CP3:客户想要的条件测试.封装测试(FinalTest,FT)Step.1将合格芯片在晶圆上标记出来(bluetape),切割为单独芯片,封装成黑盒子(有引脚).Step.2将一堆黑盒子芯片分别装入socket(类似插座),再将socket装进board.Step.3将board放在测试机台上,机台将需要的电压电流加到board接口上.优点:批量操作,成本特别低;最省面积,主流的封装方式,用在高端产品上.bump的过程最为关键.•代.CSP(Chipe-SizePackage)解决1代问题:去掉leadframe,用基板代替.1代.wirebond(打线,工艺成熟,成本低)Step.1切割.芯片未作任何处理前,引脚叫pad.Step.2固定在leadframe(引线框架)上Step.4将测试结果标记出来,把合格芯片寄给fabless.系统级测试fabless将芯片安装在系统板上,抽样测试,检查芯片是否符合所需参数.测试黑幕•测试结果在区域外的芯片也会出售,测试厂听fabless的.例测试参数范围[1,10],1-10卖给A手机厂,10-15卖给B手基板有自己的一些电路,将导线引到下面的焊点上.用金线(或铜/铝)将芯片的pad和leadframe连接起来.Step.4注塑(塑封)将连接好的芯片和leadframe放到模具中,将塑封材料加热至液体,把芯片,金线和leadframe都包住.Step.5包装(打logo,去除多余塑封材料)问题:芯片最终比实际大很多,因为leadframe和芯片之间有距离.foundry完成代工后,将整片晶圆交给封测厂,按测试时间收费.机厂,15-20卖给C手机厂.价格依次降低,芯片只要能用,都是骁龙845.该手法主要用在功耗参数上.•减少测试项(省钱).•不完整芯片的测试(晶圆边缘).•骗国家大基金(主要在测试厂).基础原理与产业结构半导体系列报告①封装测试OSATIntegratedDeviceManufacture集成器件制造,IDMN型半导体/电子型半导体P型半导体/空穴型半导体设计公司FablessB硼C碳N氮Al铝Si硅P磷Ga镓Ge锗As砷In铟Sn锡Sb锑He氦Ne氖Ar氩Kr氪2017E公司属地20162017Echange主要产品1Qualcomm高通美国154141707811%手机CPU2Broadcom博通美国138461606516%网络设备芯片,手机wifi芯片3Nvidia英伟达美国6389922844%GPU4MediaTek联发科中国台湾88097875-11%低端手机CPU5Apple苹果美国649366603%苹果手机CPU6AMD超微美国4272524923%电脑CPU1H182017公司属地ΣICΣsemichange分类主要产品11Samsung三星韩国379253978536%IDM存储器22Intel英特尔美国325853258513%IDMCPU34SKHynix海力士韩国174371775456%IDM存储器43TSMC台积电中国台湾163121631212%foundry55Micron美光美国154061540645%IDM存储器66Broadcom博通美国827591449%fabless晶圆代工foundry主要代工逻辑芯片,CPU等,小众的有IGBT,MEMS.20172016公司属地20172016change分类11TSMC台积电中国台湾32163294889%Pure-Play22GlobalFoundries格罗方德美国6060549510%Pure-Play33UMC联华电子中国台湾489845827%Pure-Play44Samsung三星韩国460044104%IDM封装测试包括封装和测试,费用由fabless支付.2017E公司属地20162017Echange市占率1ASE日月光中国台湾489652076.4%19.2%2Amkor安靠美国389440634.3%15.0%3长电科技中国江苏2874323312.5%11.9%4SPIL矽品中国台湾262626842.2%9.9%5PTI力成中国台湾1499189326.3%7.0% 往洞里填导体(钨合金),用PVD(PhysicalVaporDeposition,物理气相沉淀)方式,原理类似下图.Foundry:CMOS原理和制作半导体系列报告②CMOS原理类比水龙头二氧化硅电子流方向给所有结构加个载体CMOS的主要参数二氧化硅厚度决定阀值电压和沟道电流大小.沟道电流的大小栅,漏,源的电压关系决定CMOS处于什么工作状态.二氧化硅沟道:红色部分.阀值电压:电子流刚到漏端的栅端电压.截止区:完全没有电流状态.线性区:很小电流状态.饱和区:电流充足状态.P型硅片漏端电子流方向源端栅端漏端源端栅端SiO2衬底wellN型漏端反型层N型漏端衬底well衬底反型层光阻(假设被光阻盖住的部分是PMOS)栅极SiO2SiO2反型层SiO2栅极SiO2衬底well反型层栅极SiO2钨钨钨衬底well晶圆衬底CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)(NMOS和PMOS做结合→CMOS)给MOS布线③在SiO2上刻蚀出洞,下图灰色部分,Step.1制作VIA(通孔)②铺光阻,曝光.结束后如下.洞的深度直接接触Si表面.①在MOS上盖一层SiO2(通过CVD产生).光阻光阻光阻光阻CMOS制作流程④除去光阻.⑤foundry从硅片供应商拿晶圆.从上向下看晶圆横截面制作Well和反型层well通过离子植入(IonImplantation,简称imp)方式进入衬底.制作NMOS,植入P型well;制作PMOS,植入N型well.以NMOS为例:离子植入的机器通过将需要植入的P型元制作二氧化硅(相当于螺纹)炉管氧化法在通氧气的炉管中,通过高温,让氧气和硅发生化学反应,生成SiO2.靶材衬底素打入到衬底中的特定深度,再在炉管中高温加热,让离子活化并且向周围扩散.well制作完成.P/N型半导体本征半导体反型层:控制沟道电流和阀值电压的大小.做NMOS,反型层植入的是P型离子;做PMOS,反型层植入的是N型离子.SiO2用在栅极下面,其厚度直接影响阀值电压和沟道电流的大小.所以foundry在这一步都选择质量最高,厚度控制最精确,均匀性最好的炉管氧化方法.SiO2反型层well衬底⑥将多余镀膜磨掉.钨用高能电子或离子轰击用高能量电子或离子轰击靶材,被打碎的靶材以原子形式落到下面,形成镀膜.(新闻提到的靶材就是指这里)Poly和SiO2的曝光确定特定位置的"水龙头"结构.Poly和SiO2的刻蚀定向刻蚀:把多余的Poly和SiO2刻蚀掉.光阻衬底well反型层SiO2栅极先在wafer表面铺一层光刻胶,也叫光阻.光阻栅极SiO2反型层well衬底用定义好的掩膜版(掩膜版上已经定义好了电路图形)放在上面,用特定波长的光线照射,被照射的地方光阻会变活化.Step.2金属层制作①用PVD方式再镀一层金属(铜合金).金属SiO2金属金属金属最后再除去光阻.栅极光源光掩膜②经过曝光,刻蚀,得到想要的样子.然后不断叠加,直到满足我们需求(右图).metal,工艺最多有多少层多少层via,就是指它可以叠加多少层.③最终得到左图结构.最上面的pad是这颗芯片源端和漏端的形成源端和漏端都是离子植入相同类型的元素.(NMOS做例子)N型元素栅极理论上讲,在source,drain,poly和衬底上加电压,这个MOS是可以工作的.但实际中需要给MOS的布线,让很多MOS连在一起.7nm、28nm,指的是栅极的宽度。栅极用特定的液体洗掉已经活化的光刻胶.光阻pad的引脚,封装后就成了我们能看到的管脚.pad打碎后的靶材降落到下面SiO2现代IC设计中,CMOS是最基本的单元例1㎝²芯片上集成了10亿个晶体管.一个最基本的CMOS就是一个晶体管.以水龙头为例解释基本原理螺纹水流方向源端:水流的源头.漏端:水流出去的地方.栅端:上面控制水流的开关.螺纹:控制水流的大小.漏端源端栅端SiO2栅极SiO2钨钨SiO2栅极SiO2钨钨SiO2栅极