量测设备行业报告：细致检测攻坚克难，精准度量引领进步

集成电路生产工艺演进，量测设备重要性提升：量测设备能在生产中监测、识别、定位、分析工艺缺陷，对晶圆厂及时发现问题、改善工艺、提高良率，起到至关重要的作用。量测设备分为尺寸测量和缺陷检测两大类。集成电路工艺升级推动芯片生产的总步骤数不断上升。如今芯片生产涉及超1000道工序，即使每道工序良率达到99.9%，芯片的最终良品率也只有36.8%，这对单个工序的良率提出了更高的要求。随着集成电路继续多层化、复杂化，量测设备的重要性日趋凸显。 量测市场广阔细分赛道多，海外巨头一家独大：量测设备开支占半导体前道设备整体开支的13%，2021年全球市场规模约为104亿美元，先进制程有望推动市场实现长远增长。量测设备种类多，存在膜厚、套刻误差、关键尺寸、有图形缺陷检测、无图形缺陷检测、电子束等多个细分类赛道。美国科磊（KLA）为量测领域行业龙头，产品覆盖广泛，市场占比52%,超过第二名应用材料4倍以上。 量测设备自给率低，国产化需求量大时间紧迫：量测设备涉及高端光学和电子学技术，国内积累相对薄弱；单个细分类设备市场小，重视程度不足，国内企业之前长期单打独斗。依据最新预估，中国大陆量测设备市场规模31.1亿美元，国产化率只有2%。海外不断施加限制措施，量测设备已成为光刻机之外威胁较大的短板。面对威胁，国内晶圆厂积极引入国产量测设备进行工艺验证，有望推动国内量测产业快速发展。 国内量测企业迎难而上，全面布局成长可期：精测电子、睿励科学仪器、中科飞测、东方晶源等企业，凭借多年的研发经验和技术积累，逐步破茧而出。 国内量测企业多维布局，已实现对多种细分类设备的广泛覆盖，并在光学系统和检测算法方面取得突破，多种设备达到28纳米工艺节点，多个14纳米级产品进入工艺验证阶段；展望未来，国内企业有望缩小与海外企业的差距并取得出色业绩。 投资建议：建议关注精测电子（300567.SZ）、赛腾股份（603283.SH）、中微公司（688012.SH）（持股睿励科学仪器）等企业。 风险提示：全球半导体市场步入下行周期，晶圆厂削减资本开支；贸易保护主义等因素导致国内晶圆厂扩产不及预期；量测技术难度大，企业 表1：重点公司投资评级: 图1.量测设备格局图 图2.量测设备分类与占比 1量测设备保障良率，芯片生产中重要性显著 1.1量测设备在晶圆制造中的应用 芯片的完整生产流程包括前道晶圆制造和后道封装测试。在晶圆制造中使用的设备为前道设备；封装测试中使用的设备为后道设备。 晶圆制造借助半导体前道设备及EDA等工业软件系统，以硅片、电子化学品、靶材、气体等为原材料，将设计的电路图转移到晶圆上。晶圆的制造过程包括光刻、刻蚀、薄膜沉积、清洗、热处理、离子注入、化学机械抛光、量测等多个工艺步骤。由于集成电路一般由多层结构组成，故在单个晶圆的生产中，需多次重复以上步骤，层层成形并最终构成完整的集成电路结构。 量测设备不直接参与对晶圆的光刻、刻蚀等工艺处理，但每个重要的工艺步骤后，量测设备会对晶圆进行检测，以验证并改善工艺的质量，并剔除不合格率过高的晶圆。 图3.量测在整个芯片生产流程中的位置 随着制程升级，集成电路的结构日趋复杂化：鳍式场效晶体管、3D堆叠、埋入式字线等新型3D结构带来了新的工艺挑战，晶圆制造所需要的工序数量不断攀升。 据统计，28纳米制程晶圆制造需要数百道工序，而采用多重曝光和多重掩膜技术的14纳米及以下制程，工艺步骤数量增加到近千。同时，单片晶圆制造所需的时间也长达3个月。高难度的工艺步骤增大了工艺缺陷的概率，工艺节点每推进一代，工艺中产生的致命缺陷数量会增加50%。；漫长的生产时间，增大了晶圆被损坏、污染的可能性。 图4.步骤数量和单个步骤良率对成品良率的影响 晶圆生产近千道的工艺步骤数量，对芯片的最终良率带来较大压力。单个7纳米晶圆制造的成本超过10,000美元，涉及超1000道工序。如果每个步骤的良品率为99.5%，则最终只有价值小于100美元的芯片能够出售，良品率低于1%。即使每道工序良率达到99.95%，成品良率也只有99.9%^1000=60.65%，价值约4,000美元的芯片被报废。据此可知，晶圆生产的良率，对晶圆厂的毛利率有着重大影响；达到并保持高良率水平，能显著增强晶圆厂的盈利能力。 图5.步骤数量与单个步骤良率对成品良率影响的函数图 通过上方的良率函数图可知，相比于步骤数量在500次左右的成熟制程，步骤数量1000次的先进制程对于单步骤良率要求更高。单步骤良率99.9%的先进制程最终良品率只有36.8%。随着集成电路制程继续朝高端推进，晶圆生产对工艺良率控制提出了更高的要求。量测设备能在晶圆生产中监测、识别、定位、分析工艺缺陷，帮助晶圆制造企业及时发现问题、改善工艺、提高良率。高端集成电路生产对于量测设备的依赖将加深，量测设备的市场规模有望持续扩大。 图6.晶圆良率分布图 在量测与测试步骤结束后，晶圆上的良率统计结果会以晶圆分布图的方式反馈给工艺人员。合格与不合格的芯片在晶圆上的位置，会通过工业软件录入到计算机系统中，以晶圆图的形式记录下来。较早的技术会在不良芯片的表面上涂上墨点（Inking）；晶圆移送到封装厂后，就不会去封装这些带墨点的芯片，从而节省大量的人力物力成本。此外，部分芯片会被判定为不合格，但是可以修复；这些芯片经过专用的激光修复机处理后，会重新进入测试流程。 1.2量测设备种类丰富，覆盖多种前道工序 量测设备可分为尺寸测量设备(Metrology)、缺陷检测设备(DefectInspection)两大类，两类设备均广泛运用于晶圆生产流程中。测量设备对单步工艺（或若干次相似工艺）处理的晶圆进行测量，确保关键工艺参数（厚度、线宽、成分等）符合集成电路的工艺指标。测量设备主要包括膜厚测量、关键尺寸测量、套刻测量等。 缺陷检测设备对晶圆表面的电路结构进行扫描，发现并定位异常的电路图形，主要包括有图形检测、无图形检测、电子束检测三大类。 图7.前道晶圆制造尺寸测量 图8.前道晶圆制造缺陷检测 1.2.1膜厚测量：薄膜沉积与CMP关键参数 集成电路的制造需要在晶圆表面多次沉积各种薄膜。随着工艺制程的进步，薄膜沉积的次数由90纳米制程的40次上升到14纳米制程的超过100次；薄膜种类也由6种上升到近20种。薄膜的厚度和均匀性会对集成电路的最终性能产生较大影响；故高质量、厚度精确的薄膜沉积和薄膜形貌保持，是实现高良率关键。薄膜的种类主要包括硅（单晶硅、多晶硅），电介质（二氧化硅、单晶硅），金属膜（铝、钛、铜、钨）。不同透明度的薄膜，量测设备会采用不同的方式测量膜厚。 图9.具有多层薄膜结构的集成电路 针对透明的介质薄膜（氮化物、氧化物）、半导体薄膜（硅）、很薄的金属薄膜（Ti、Ta及其氧化物），可基于多界面光学干涉原理对其进行膜厚测量。这种测量方式称为光学薄膜测量，具有快速、精确、无损伤的特点。 图10.两种光学膜厚测量方法 光学薄膜测量设备有椭圆偏振光谱测量和垂直测量两种方式。椭圆偏振测量方式更为精确，其主要原理是：光源发出的光以一定角度入射晶圆片表面，被薄膜层和衬底层反射的光，经过光学系统和检偏器，最终由质谱仪接收。其中，光学系统需要兼顾入射光在晶圆表面的光斑大小、光通量、光谱系统的分辨率，从而实现在以毫秒为单位的短时间内，微小区域内的光谱收集。质谱仪收集光学信号后，软件系统依据光学色散模型，及多界面光学干涉原理，对入射信号进行算法处理，最终得到精确的薄膜厚度，并上传到数据系统当中。在工作过程中，移动平台会移动晶圆从而测量多个位置；光谱采集、数学计算、晶圆移动一般并行进行。 图11.椭圆偏振光谱测量 对于较厚的不透光导电金属，一般使用四探针仪对其进行厚度测量。由于铝、铜这样的纯金属材料，电阻率是一个常数，故对金属膜层方块电阻率的测量，能同时计算出薄膜厚度。 四探针测量电阻的具体方法为：在1,4两点外接电流源，将一个恒定电流通过探针注入样品，使用电流表计量电流大小I；同时在2,3探针之间用精准电压表测得内部电压U，从而凭借R=U/I得出电阻，再除以金属的单位厚度电阻率，最终得出膜厚。 图12.四探针 1.2.2关键尺寸（CD）测量：栅极制造关键 随着晶圆制造技术的不断发展，集成电路中各类尺寸不断微缩，对尺寸误差的容忍度也不断降低。其中，集成电路栅极的关键尺寸大小非常重要，其任何变化都会严重影响芯片性能，需要光刻和刻蚀等高难度工艺。此外，关键尺寸测量有助于实现工艺的均一性和稳定性。因为集成电路关键尺寸的变化，会反映出刻蚀、光刻等设备和工艺的波动偏差，或光刻胶等关键材料的性能变化。由于栅极是集成电路中最微小的结构，故测量关键尺寸通常需要关键尺寸扫描电子显微镜(CD-SEM)和光学关键尺寸测量设备(OCD)。 图13.FinFET中的各种关键尺寸 关键尺寸电子扫描显微镜用于测量关键尺寸，并监控光刻与显影涂胶设备的运行状况，其工作的基本原理是：被测物体的原子被显微镜电子枪发射的电子束激发，产生二次电子。由于斜坡处入射电子有效作用面积大，产生的二次电子数量最多，转换为电镜图像时，图像边缘亮度高，可以此为依据计算关键尺寸。 图14.关键尺寸电子扫描显微镜工作原理 集成电路大批量生产对于关键尺寸扫描显微镜（CD-SEM）的产能有较高要求，故其需要具备快速准确的图像识别能力。设备中承载晶圆的移动平台，通常以微米为单位进行移动，CD-SEM会在低放大倍数上，通过光学方式初步搜索特征图形，然后依据特征图形与待测图形的相对位置，对准最终需要测量的关键尺寸图形(高精度的电子束用以确保对准精度)。电子扫描并完成成像后，会将图像和数据上传到系统中，系统依据算法构建出集成电路结构的2D或3D图形。 图15.CD-SEM结构图 图16.CD-SEM工作流程 CD-SEM也存在一些缺点：测量需在高真空环境中进行，设备体积大，测量速度慢；高能电荷可能损坏集成电路结构。 针对这些缺点，光学关键尺寸测量设备（OCD）可以有效进行弥补。光学关键尺寸测量具有较好的重复性和稳定性，可以一次测量得到较多的工艺参数，在先进制程中得到广泛应用。 图17.光学关键尺寸测量 如图所示，可见光源或紫外光源入射到晶圆表面，经过晶圆表面衍射产生的衍射光中，包含了晶圆表面的电路结构、材料等重要信息。衍射光被光谱分析仪收集后，计算机软件系统将接收到的光谱与系统数据库中的光谱模型进行对比、匹配，经过调整和计算后，得出正确的关键尺寸模型和参数。由此可知，光谱数据库和建模算法，是光学关键尺寸测量等各种设备的重要组成部分。 1.2.3套刻（Overlay）误差测量：确保光刻精准度 套刻误差的定义是两层图形结构中心之间的平面距离。随着集成电路的层数不断增多，多重图形和多重曝光的光刻工艺被广泛应用，不同步骤形成的电路图形之间的套刻精度愈发重要。套刻误差过大形成的错位，会导致整个电路失效报废。 套刻误差测量设备，用于确保不同层级电路图形，和同一层电路图形的正确对齐和放置。套刻误差测量通常在每道光刻步骤后进行。 图18.套刻误差示例图 套刻误差测量有光学显微成像（IBO）、光学衍射成像（DBO）、扫描电子显微镜（SEM-OL）三种方法。光学显微成像设备比较常用，通过光学显微系统获得两层套刻目标图形的数字化图形，然后通过软件算法定位每一层图形的边界位置，进一步计算出中心位置，从而获得套刻误差;光学衍射设备将一束单色平行光，照射到不同层套刻目标的光栅上，通过测量衍射射束强度的不确定性来确定误差。扫描电子显微镜的主要用于刻蚀后的最终套刻误差测量，对应的目标图形尺寸更小，但测量速度较慢。 图19.特殊目标图形 套刻测量需要在模板上设计专用的套刻目标图形以方便对准测量，这些图形通常出现在划片槽区域。在高端芯片制程中，对准图形的边缘数量不断增加，常见的对准图形包括：块中块、条中条、特殊目标图形。 1.2.4宏观缺陷检测：快速发现较大缺陷 宏观缺陷检测设备基于光学图像技术，用于晶圆片上较大缺陷的识别检