SI-GT：基于图形变换器的集成电路设计快速互连信号完整性分析

核心观点

• 现代集成电路设计中，信号完整性问题，特别是串扰引起的延迟变化和瞬态毛刺，对电路功能正确性造成严重影响。
• 虽然SPICE等电路模拟器可以提供精确的信号完整性分析，但其计算成本对于大规模设计来说过高。
• 本文提出了Si-GT，一种基于Transformer的模型，用于在大规模集成电路互连中进行快速准确的信号完整性分析。

关键设计

• 虚拟NET token：对特定网络的信号特征（如开关方向和上升速率）进行编码，并作为网络级别的表示。
• 网格模式编码：在每个节点嵌入高阶网格结构，同时区分未耦合的线路段。
• 内部互网络（IIN）注意力机制：捕获信号传播路径和耦合连接的结构。

数据集

• 构建了第一个互连信号完整性数据集，包含200k个延迟示例和187k个毛刺示例，使用SPICE模拟作为黄金参考。

实验结果

• Si-GT在延迟和毛刺预测任务中优于最先进的GNN和图Transformer基线。
• 与SPICE相比，Si-GT的计算效率显著提高。
• 消融实验验证了Si-GT每个设计的有效性。

结论

• Si-GT是一种高效且可扩展的互连信号完整性分析解决方案，可加速集成电路设计验证。