先进封装不断演进，设备厂商迎来新机遇

华安机械张帆S0010522070003徒月婷S00105221100032023年12月29日 华安证券研究所 证券研究报告 目录 一、先进封装市场空间广阔二、先进封装的平台化技术三、典型先进封装产品四、先进封装设备梳理 一、先进封装市场空间广阔 1.1先进封装：高效集成，降低成本 先进封装一般指将不同系统集成到同一封装内以实现更高效系统效率的封装技术，是对应于先进晶圆制程而衍生出来的概念，换言之，只要该封装技术能够实现芯片整体性能（包括传输速度、运算速度等）的提升，就可以视为是先进封装。 通过先进封装可以相对轻松地实现芯片的高密度集成、体积的微型化和更低的成本。先进封装在提高芯片集成度、缩短芯片距离、加快芯片间电气连接速度以及性能优化的过程中扮演了更重要角色。正成为助力系统性能持续提升的重要保障，并满足“轻、薄、短、小”和系统集成化的需求。 摩尔定律的延伸受到物理极限、巨额资金投入等多重压力，迫切需要别开蹊径推动技术进步。据IBS统计，在达到28nm制程节点以后，如果继续缩小制程节点，每百万门晶体管的制造成本不降反升。 先进封装处于晶圆制造（“前道”）和芯片封测（“后道”）之间，被称为“中道”，包括重布线（RDL）、凸块制作（Bumping）及硅通孔（TSV）等工艺技术，涉及与晶圆制造相似的光刻、显影、刻蚀、剥离等工序步骤。芯片每百万门制造成本随制程节点变化趋势 1.1先进封装VS传统封装 与设计和晶圆制造相比，封装行业进入壁垒较低。因此在中国集成电路发展早期，众多企业选择以封测环节作为切入口，并不断加强对海内外企业并购动作，以持续扩大公司规模。目前封测已成为中国大陆半导体产业链中竞争力最强的环节。 传统封装过程如下：将晶圆切割为晶粒（Die）后，使晶粒贴合到相应的基板架的小岛（LeadframePad）上，再利用导线将晶片的接合焊盘与基板的引脚相连（WireBond），实现电气连接，最后用外壳加以保护（Mold，或Encapsulation）。典型封装方式有DIP、SOP、TSOP、QFP等。传统封装的封装效率（裸芯面积/基板面积）较低，存在很大改良的空间。 先进封装主要种类有：倒装（FlipChip），凸块（Bumping），晶圆级封装（Waferlevelpackage），2.5D封装（interposer，RDL等），3D封装（TSV）等封装技术。先进封装在诞生之初只有WLP，2.5D封装和3D封装几种选择，近年来，先进封装的发展呈爆炸式向各个方向发展。先进封装技术于上世纪90年代出现，通过以点带线的方式实现电气互联，实现更高密度的集成，大大减小了对面积的浪费。 1.1先进封装VS先进制程 大功耗、高算力的场景，先进封装/Chiplet有应用价值。芯片面积越大，工艺良率越低，在实际制造中得到的单颗芯片的制造成本就越高，因此，在先进制程不可获得的背景下，降制程而通过芯片堆叠的方式，可以一定程度减少算力劣势，但是因为堆叠更多芯片，需要更大的IC载板、更多的Chiplet小芯片、更多的封装材料，也导致因为制程落后带来的功耗增大、体积/面积增加、成本的增加。 1.1先进封装发展历程 封装技术起源于1970s,先进封装在1990s崭露头角。其中通孔插装型、表面贴装型、球栅阵列型封装一般被认为是传统封装，晶圆级封装、2.5D/3D封装技术等为先进封装。传统封装的基本连接系统主要采用引线键合工艺，先进封装指主要以凸点(Bumping)方式实现电气连接的多种封装方式，旨在实现更多I/O、更加集成两大功能。 1.2先进封装下游应用场景催化 •随着5G、物联网、高性能运算、智能驾驶、AR/VR等前沿技术的飞速发展，对高端芯片的需求呈现出持续增长的态势。这些高端芯片的大量应用都依赖于先进封装技术，在此背景下先进封装的成长性显著优于传统封装，先进封装在整个半导体封测市场中的比重将持续上升。 •长远来看，随着终端应用的不断升级以及对芯片封装性能要求的提升，先进封装在AI、HPC、数据中心、CIS、MEMS传感器等领域也将迎来广阔的增量空间。 1.2先进封装市场空间广阔 据YoleGroup，全球先进封装市场规模将由2022年的443亿美元，增长到2028年的786亿美元，年复合成长率（CAGR）为10%。而其中，2.5D/3D先进封装市场收入规模年复合增长率近40%，在先进封装多个细分领域中位列第一。 根据Frost&Sullivan数据，中国大陆封测市场2022年507.5亿元，我们结合Yole数据测算占世界比例16%。中国大陆封测市场预计将保持增长，在2025年达到3,551.9亿元的市场规模，其中先进封装将以4年29.91%的复合增长率持续高速发展，在2025年达到1,136.6亿元，占中国大陆封测市场比重将达到32.00%，增速远高于传统封装。 1.2先进封装市场空间广阔 根据Frost&Sullivan对国内封装市场的预测及以下假设： 1）根据YOLE的2021年前十大先进封装资本开支的半导体厂商数据，选取其中国内封测厂的2021年的先进封装资本开支/先进封装营收均值22%，作为先进封装资本开支占比； 2）设备在资本开支中的占比为70%； 3）先进封装国产化率假设从2021年的10%增长至2025年的20%进行国产设备空间测算。 1.3先进封装玩家众多 1.3中国大陆厂商积极布局先进封装 2022年3月，由英特尔、AMD、台积电等国际厂商牵头的UCIe联盟成立，其定义了封装内Chiplet之间的互连，以实现Chiplet在封装级别的普遍互连和开放的Chiplet生态系统，目前已经有多家本土厂商加入（如长电科技、芯原股份等），通过与国际先进厂商合作，将有助于本土厂商技术提升和产品迭代。同时，华为等国内领先技术公司也都在布局Chiplet先进封装技术。 二、先进封装的平台化技术 2.1先进封装技术与产品发展相辅相成 先进封装的技术与产品设计是相辅相成的，通用型技术进步推动产品发展。先进封装以缩小尺寸、系统性集成、提高I/O数量、提高散热性能为发展主轴，可以包括单芯片和多芯片，倒装封装以及晶圆级封装被广为使用，再搭配互连技术（TSV，Bump等）的技术能力提升，进一步提升系统的集成度，内外部封装可以搭配组合成不同的高性能封装产品。 2.2先进封装重点技术--倒装（Flipchip） 倒装（Flipchip） 封装以引线键合(WireBonding)及倒装连接(FlipChipBonding)最为常见。引线键合的连接方式是将芯片的正面朝上，通过引线(通常是金线)将芯片与线路板连接。倒装芯片技术是通过芯片上的凸点直接将元器件朝下互连到基板、载体或者电路板上。倒装连接以结构紧凑，可靠性高在封装行业应用越来越广泛。 倒装优点：①小尺寸:小的IC引脚图形减小了高度和重量。②功能增强:增加I/O的数量。I/O不像导线键合处于芯片四周而受到数量的限制。③性能增加:短互连距离减小电感、电阻、电容，保证了信号延迟减少、较好的高频率、晶片背面较好的热通道。 倒装步骤： 2.3先进封装重点技术--凸点（bumping） Bumping工艺 Bumping工艺又称凸点工艺（倒装第二步），是WLP（晶圆级封装工艺）过程的关键工序。晶圆凸点对于倒装芯片或板级半导体封装至关重要。凸块是一种先进的晶圆级工艺技术，在将晶圆切割成单个芯片之前，在晶圆上以整个晶圆的形式形成由焊料制成的“凸块”或“球”。这些“凸块”可以由共晶、无铅、高铅材料或晶圆上的铜柱组成，是将芯片和基板互连在一起形成单个封装的基本互连组件。这些凸块不仅提供芯片和基板之间的连接路径，而且在倒装芯片封装的电气、机械和热性能方面发挥着重要作用。 Bumping工艺流程①凸点下金属化（UBM）→②焊料凸点→③回流形成凸点（Reflow） ①凸点下金属化（UBM）在芯片表面金属层上制备芯片凸点时，为了防止封装中的金属及污染离子向芯片 表面金属层扩散造成腐蚀或形成硬脆的金属间化合物（IntermetallicCompound，IMC），降低互连系统的可靠性，需要在芯片表面金属层与芯片凸点之间添加凸点下金属化层（UnderBumpMetallurgy，UBM）结构作为过渡层。如图所示，UBM结构包括覆盖在芯片金属层上的粘接层、阻挡层、润湿层和抗氧化层。 2.3先进封装重点技术--凸点（bumping） UBM制作工艺 UBM的制作工艺主要分为溅射、蒸镀、化学镀三种，前两者属于物理气相沉积方法，均在真空条件下完成，相对于化学镀成本较高 2.3先进封装重点技术--凸点（bumping） •②焊料凸点 焊料凸点方法有蒸镀焊料凸点、电镀焊料凸点、印刷焊料凸点、钉头焊料凸点、放球凸点、焊料转移凸点等不同工艺，其中电镀焊料及印刷焊料工艺使用较广泛。凸点常用的材料是Pb/Sn合金，因为其回流焊特性好，适合工业化生产。除了常见的Pb/Sn合金，凸点也有Au/Ni合金等凸点材料，为了保证可靠的互连，UBM必须与用于凸点的焊料合金相容。电镀凸点制作流程印刷焊料凸点制作流程 现在大量采用的模板印刷方法，通过涂刷器和模板，将焊料涂刷在焊盘上。广泛应用在200um-400um的焊盘间距印刷。对小间距焊盘，由于模板印刷不能均匀分配焊料体积，应用受到限制。影响模板印刷工艺质量因素很多，包括印刷压力、间隙高度、环境控制、重熔温度曲线等参数等。焊料颗粒大小和分布是直接影响焊料凸点均匀的一个重要因素，一般允许的最大颗粒直径为欲填充模板孔径最小宽度的三分之一。 在电镀焊料凸点中，形成UBM后，在焊盘上涂覆光刻胶以形成凸点图案。光刻胶可决定电镀凸点的形状和高度，因此在电镀凸点前，要去除光刻胶残渣。在电镀中焊料电镀后，形成的多为凸点蘑菇状。与其他方法相比较，电镀凸点成分及高度控制比较困难，因此多选共晶焊料，如63Sn/37Pb等。电镀后，去除光刻胶，焊料凸点再进行重熔过程，获得球型凸点。 2.3先进封装重点技术--凸点（bumping） •凸点类型 •C4:最早的FC晶圆C4凸点制造技术是IBM公司开发的蒸镀工艺，C4工艺可以达到较薄封装外形和较高引脚密度的要求，且具有电性能优良以及凸点芯片可返修等优点。此外，C4焊料凸点在熔融过程中的表面张力还可以帮助焊料与金属层进行自对准，在一定程度上降低了对沉积精度及贴片精度的要求，一般C4凸点芯片的焊料回流焊凸点节距可以小至50μm。 •C2:随着IC集成度的提高，芯片凸点需要满足细节距以及极细节距芯片的要求。而C4凸点回流后呈球型，尺寸较大，在节距较小时容易发生短路。因此，需要使用其他技术进行细节距芯片的凸点制作，C2（ChipConnection）技术是其中的主流技术之一。C2技术中使用的Cu柱直径不受高度影响，可以实现更细节距凸点的制备。电镀过程中不再是电镀焊料而改为电镀Cu。在带焊料帽Cu柱制造过程中，除了电镀Cu还会在Cu柱上再电镀一层厚度较薄的焊料帽。因为Cu的热导率和电阻率都优于焊料，因此与C4技术相比，C2凸点有更好的电性能、热性能和力学性能。但是C2凸点的焊料体积非常小，故C2凸点的自对准性不如C4焊料凸点。电镀C2凸点制作流程 2.4键合方式 芯片键合技术在半导体制造中占有重要的地位，它为组件间提供了一个可靠的电气和机械连接，使得集成电路能够与其它系统部分进行通信。键合形式主要分为引线键合和凸点键合，键合使用 时间可以分为永久键合和临时键合，从界面材料可分为带中间层的胶键合，共晶键合，金属热压键，无中间层的熔融键合和阳极键合等。 2.4键合方式 资料来源：半导体行业观察，华安证券研究所整理 AMD是第一家推出使用铜混合键合芯片的供应商，这种先进芯片堆叠技术，可实现下一代类似3D的设备和封装。混合键合堆叠和连接芯片使用微型铜到铜互连，提供比现有芯片堆叠互连方案更高的密度和带宽。 右图长江存储Xt