东吴电子韬定律再更新麒麟2026实测验证逻辑折叠降功耗混合键合持续向亚微米演进

2026-09-07 未知机构故人

华为何庭波更新韬定律论文，披露麒麟2026实测数据，验证逻辑折叠技术优势。核心观点与数据如下：

逻辑折叠降功耗验证
- 晶体管密度提升55%，等性能下NPU/GPU/CPU功耗分别下降66%/58%/41%。
- 通过将水平走线转为垂直连接，典型核心布线缩短约20%（部分关键路径缩短70%），时钟缓冲器数量减少（4.36万→1.9万），释放降频降压空间。
高并行模块受益显著
- 等性能下，NPU（29 TOPS）频率降低63%、电压降至0.55V（原0.85V），功耗下降66%、功耗密度下降73%；GPU功耗下降58%。
- 性能模式下，NPU最高达70 TOPS（提升141%）、GPU帧率提升42%，体现设计弹性。
混合键合持续演进
- 麒麟2026实现1.5 mμ节距、约5000万垂直互连；麒麟2027达1 mμ、超1亿互连。
- 未来三年计划推进至720nm及超2亿互连，拉动高精度混合键合及CMP/清洗/对准/EDA需求。

研究结论
逻辑折叠技术通过提升晶体管密度同时降低功耗，推动先进封装价值量增长。混合键合节距缩小与互连密度提升将加速逻辑折叠渗透，带动先进封装、设备、材料、EDA等领域需求提升。

相关标的

风险提示

点击免费查看完整报告

猜你想问

东吴电子研报核心内容是什么？

该研报核心内容是华为何庭波更新韬定律论文，披露麒麟2026实测数据，验证逻辑折叠技术优势。通过晶体管密度提升55%，等性能下NPU/GPU/CPU功耗分别下降66%/58%/41%，并实现1.5 mμ节距混合键合约5000万垂直互连，推动先进封装价值量增长。

逻辑折叠技术行业发展趋势如何？

逻辑折叠技术通过提升晶体管密度同时降低功耗，推动先进封装价值量增长。未来三年计划推进至720nm及超2亿互连，加速逻辑折叠渗透，带动先进封装、设备、材料、EDA等领域需求提升，其中混合键合节距缩小与互连密度提升是关键趋势。

研报重点分析了哪些方向？

研报重点分析了逻辑折叠降功耗验证、高并行模块受益、混合键合持续演进三个方向。通过实测数据验证晶体管密度提升55%可显著降低NPU/GPU/CPU功耗，并分析了NPU/GPU性能提升弹性，同时披露麒麟2026/2027混合键合节距与互连密度演进计划。

当前市场对逻辑折叠技术的判断？

当前市场判断逻辑折叠技术通过提升晶体管密度同时降低功耗，是推动先进封装价值量增长的关键技术。麒麟2026已实现1.5 mμ节距混合键合约5000万垂直互连，未来计划推进至720nm及超2亿互连，带动相关产业链需求提升，但产业化进度仍需持续关注。

研报提示哪些风险？

研报提示逻辑折叠及混合键合产业化进度不及预期、先进封装产线扩产进度不及预期、半导体设备国产替代落地节奏不及预期、新技术研发验证周期拉长、海内外厂商技术竞争加剧等风险，需关注技术成熟度与市场竞争格局变化。