先进封装Hybrid bonding Process介绍

Wafer level混合键合工艺(Hybridbonding技术)2 大纲 AB1 Process与TCB工艺技术 1.半导体制程整合概论:台积电3DFabricTM系统集成技术组合 小芯片(Chiplet)芯片设计 先进封装驱动力是SoC工艺的限制到SiP结合Chiplets小芯片(Chiplet)芯片设计，通过将原本集成在SoC上的不同功能模块拆分成多个独立的Chiplet，然后利用2.5D、3D等高级封装技术，在㇐个封装内重新组合成㇐个完整的系统 我国芯片技术被美国卡脖子，无法取得制造10 nm以下设备，先进封装可弭补大部分不足，更应发展先进封装! 汽车人工智能芯片的先进封装 Chiplet集成提高了ADAS性能，并提供了设计灵活性InFO-oS用于逻辑+逻辑，CoWoS用于逻辑+HBM集成 2. Hybrid bonding制程演进 Hybrid Bonding(混合键合)核心键合设备 国际主要厂商: Besi (荷兰)：市场领导者，占据主导地位。EVG (奥地利)：在混合键合的活化与清洁系统等领域有深厚积累。东京电子（TEL）: 3DI Synapse、Ultra Cus支持140nm间距，良率99% 。SUSS (德国)：提供涵盖研发与量产的全自动键合系统。 国内主要厂商: 拓荆科技 (TJEC)：已推出国产首台量产级W2W混合键合设备Dione 300系列，并获得重复订单。 青禾晶元：推出了全球首台兼具C2W（芯片对晶圆）与W2W双模式的混合键合设备SAB 82CWW系列。迈为股份：自主研发的晶圆级混合键合设备已交付客户，对准精度达到±100nm。芯慧联新：已出货W2W和D2W混合键合设备，打破了国内市场的长期空白。 随着半导体前段制程的微缩面临技术与成本的挑战, 先进封装就是将不同种类的芯片透过封装与堆叠技术整合在一起,以提升芯片的性能, 缩小尺寸 ,减少功耗.今天就来谈谈其中一项技术-Hybrid Bonding(混合键合) Hybrid Bonding(混合键合)制作流程 晶圆准备 (Wafer Preparation)氧化物沉积 (Oxide Deposition)金属层沉积 (Metal Deposition)对准与键合 (Alignment and Bonding)退火处理 (Annealing)检测与测试 (Inspection and Testing) Hybrid Bonding(混合键合)技术原理 混合键合的工艺流程相当精密，主要包括以下几个步骤： 表面预处理：这是至关重要的一步。晶圆表面必须经过化学机械抛光（CMP）和彻底的清洁活化处理，以确保极高的平整度（粗糙度需低于0.5-1纳米）和洁净度。对准：将两片待键合的晶圆或芯片进行高精度的面对面（face-to-face）对准，确保铜焊盘能精确对齐，对准精度需达到±100奈米甚至更高。预键合：室温压合 → 介电层通过范德华力首先结合 。此时，介电质层（如SiO₂）表面的化学键会首先发生作用，形成初步的键合。退火：通过加热（通常在300°C至400°C之间）和加压，促使铜焊盘因热膨胀而跨越微小间隙，相互接触并扩散融合，形成牢固的金属连接，实现永久键合。 Hybrid Bonding(混合键合)两种主要类型与优势 晶圆对晶圆键合 (Wafer-to-Wafer, W2W)：将两片完整的晶圆直接键合在一起。这种方式工艺相对成熟，适合像CMOS图像传感器和3D NAND这类面积较小、良率较高的芯片。其缺点是无法在键合前筛选掉有缺陷的芯片，可能导致良率损失。芯片对晶圆键合 (Die-to-Wafer, D2W)：先将一片晶圆上的芯片切割下来，测试并筛选出已知的良好芯片 （Known Good Die），再将其键合到另一片完整的晶圆上。这种方式非常适合大芯片和异构集成，能有效提高最终产品的良率，但技术难度和污染风险更高。 超高密度互连：互连间距可达亚微米甚至奈米级，相比传统凸块技术，互连密度可提升超过10倍，从而大幅增加芯片间的数据通信带宽。更低的电阻与延迟：由于省去了焊料等中间介质，直接的铜对铜连接具有更低的电阻，能显着降低信号传输 的能量损耗和时间延迟。显着降低功耗：功耗可降低至传统微凸块技术的三分之一甚至更低。 更佳的散热性能：紧凑的结构和直接的导电路径有助于改善热管理，降低堆栈结构的热阻。实现小型化：推动了2.5D和3D封装的发展，可以在更小的空间内实现更高的集成度，让芯片体积更小、性能 更强。 Hybrid Bonding(混合键合)主要应用与面临挑战 3D芯片堆栈：例如AMD的3D V-Cache技术，将额外的高速缓存芯片SRAM与CPU堆栈，大幅提升系统性能。高带宽内存 (HBM)：通过混合键合实现多层DRAM芯片的堆栈，为AI和高性能计算提供极高的数据带宽。CMOS图像传感器：将像素数组芯片与逻辑芯片分离并通过混合键合连接，扩大感光面积，提升成像质量。异构集成：将不同制程、不同功能的芯片（如处理器、射频芯片、传感器）整合在一个封装内，广泛应用于智能手机、物联网设备等。 极高的工艺要求：对表面平整度、洁净度和对准精度的要求达到了物理极限，任何微小的颗粒（即使是1微米）都可能导致键合失败。良率控制困难：确保晶圆上数十亿个连接点都能成功键合是一项巨大的挑战，初期量产良率可能不高。 技术难度大：例如在退火过程中，需要精细控制铜的膨胀程度，膨胀不足无法融合，过度膨胀则可能撑开晶圆，造成损坏。 Hybrid Bonding(混合键合) 运用于3D先进封装新技术-SoIC 在AI浪潮引爆之下, CoWoS产能需求激增, 驱使台积电积极扩充CoWoS产能, 除了CoWoS之外台积电还有另外一个3D先进封装技术-SoIC (System-on-Integrated-Chips) SoIC (System-on-Integrated-Chips) 是业界第一个高密度3D小芯片堆栈技术, 用于十奈米及以下的先进制程晶圆级的键合技术. 而SoIC有两种堆栈方案, 分别为SoIC-P (Bumped) 和 SoIC-X (Bumpless)SoIC-P 是微凸块堆栈解决方案, 适用于行动应用等讲求成本效益的应用.另一SoIC-X是采Hybrid Bonding (混合键合), 适用于HPC, AI 领域. 无尘室洁净度要求: 半导体产业：晶圆制程对微粒极为敏感，常使用 ISO Class 3–5。使用微粒子计数器（Particle Counter）对不同取样点进行量测，确认悬浮粒子数是否低于 ISO 14644-1 所定义的限值。 无尘室洁净度要求: 半导体产业无尘室的换气次数:无尘室是保持高度洁净度的空间，以防止灰尘和细菌附着在产品上。在无尘室工作时，必须遵守服装要求和工 作程序，避免带入灰尘和细菌。如果不保持清洁，可能会出现产品缺陷等问题，因此遵守规则非常重要。与一般换气（引入外部空气）意思略有不同，在无尘室中，需要使用称为“HEPA过滤器”或“ULPA过滤器”的过滤器将洁净的空气送入室内。透过使用称作 FFU（风扇过滤器单元）的无尘室空气清净机进行换气来实现洁净的环境。 虽然需要根据内部产生的粉尘量等因素来设计通风量，但一般的换气频率如下。 3. AB1 Process (CoWoS-S)简介 3. AB1 Process (CoWoS-S)简介 CoW (Chip-on-Wafer)流程 是半导体先进封装中的一个关键中段制程。它的核心定义是：将多个裸芯片（Die）倒装焊接到一个晶圆（Wafer）基底上。这一步骤是 CoWoS (Chip-on-Wafer-on-Substrate) 封装技术的核心环节之一。具体来说，CoW 流程通常 指将处理器芯片（SoC）和高带宽内存（HBM）等组件，透过微凸块（μ-bump）技术，整合到「硅中介层（Silicon Interposer）」晶圆上的过程。1.芯片贴合(Die Attach / Flip-Chip Bonding) 拾取：利用精密机械臂从晶圆片上拾取经过测试的优良芯片（KGD, Known Good Die），这些芯片通常 是逻辑芯片（SoC）或内存芯片（HBM）。对准：通过高精度光学对准系统，将芯片上的微凸块（μ-bump）与中介层晶圆上的对应焊盘进行亚微米级的精确对位。热压键合(TCB)：将芯片压合在中介层晶圆上。目前先进的制程（如用于AI大算力芯片）普遍采用热压键合（Thermal Compression Bonding, TCB）技术。2.底部填充(Underfill) 芯片与中介层之间存在微小的间隙，为了增强机械强度、缓解热应力并防止氧化，需要进行底部填充。 毛细现象填充：利用毛细作用，将环氧树脂类的底部填充胶（Underfill）注入芯片与中介层之间的间隙。固化：通过加热使填充胶固化，将芯片牢牢地固定在中介层上，形成稳固的「芯片-中介层」复合结构。3.晶圆切割(Dicing) 当一整片中介层晶圆上所有的芯片都完成贴合和底部填充后，会将这整片「复合晶圆」送入切割机。 切割分离：将复合晶圆切割成单颗的「芯片-中介层」模块（即 CoW 模块）。 3. AB1 Process (CoWoS-S)简介 流程定位：CoW在CoWoS中的角色为了让你更清楚CoW的定位，这里有一个简单的对比： 简单来说，CoW就是把「芯片装到中介层晶圆上」的过程，它是实现2.5D封装高密度互连的关键一步。 AB1 Process (CoWoS-S)简介 AB1 Process (CoWoS-S)简介 3. TCB 工艺技术介绍 热压键合（Thermal Compression Bonding,TCB） 是当前先进封装领域的一项核心工艺技术。它通过在加热和加压的协同作用下，将芯片与基板或其他芯片进行高精度、高密度的互连。 随着芯片制程微缩和算力需求爆发，传统的回流焊工艺在精度、翘曲控制和良率方面已难以满足要求，TCB 技术因此成为突破先进封装瓶颈的关键方案。 技术原理TCB 的核心原理是热-力协同作用： 1.局部加热：通过精密的加热头（Bond Head）对芯片上的微凸点（Microbump）进行局部加热，使其达到焊 料的熔点或接近熔点。2.精确施压：在加热的同时，对芯片施加精确的垂直压力。3.原子扩散：在热和力的共同作用下，凸点材料发生塑性变形和固态扩散，破坏表面氧化层，形成牢固的冶金结合（金属间化合物或固溶体）。 与传统回流焊将整片基板放入高温炉中“烘烤”不同，TCB 是一种“局部回流”技术，热量高度集中在键合区域。 3. TCB 工艺技术介绍 TCB vs.传统回流焊TCB 技术相较于传统工艺具有显着优势，具体对比如下： 3. TCB 工艺技术介绍 核心工艺流程 TCB 的键合流程高度自动化且步骤精密，典型流程如下：1.上料与预对准：将基板固定在加热台上，芯片由传送臂送至键合位置。 2.精密对位：通过高分辨率的光学相机系统进行芯片与基板的亚微米级对准。 3.拾取与键合： 键合头向下运动，拾取芯片。 键合头携带芯片移至基板上方，并在惰性气体（如氮气）保护下，以精确的温度和压力将芯片压合在基板上。实时监控温度-压力-位移曲线，确保工艺窗口的稳定。 4.冷却与固化：停止加热并迅速冷却，使焊点凝固，形成稳定的电气和机械连接。 主要应用领域 1.AI与高性能计算(HPC)芯片：如英伟达H100/H200等大算力GPU，芯片面积巨大（>800mm²），传统工艺难以控制翘曲，TCB是唯一可行的封装方案。2.高带宽存储器(HBM)：实现多层DRAM芯片的垂直堆栈键合，满足AI对极高数据带宽的需求。 3.2.5D/3D IC集成：用于CoWoS（晶圆上芯片封装）等技术中，将逻辑芯片