2024年深芯盟国产 AI 芯片+处理器+存储器厂商调研分析报告

报告概要 深芯盟半导体产业研究部对500家国产IC设计厂商进行分类统计和分析，汇编成五大行业分析报告，涵盖MCU和车规级处理器、AI芯片+处理器+存储器、短距离无线连接+5G/6G蜂窝通信+RF射频+卫星通信与导航、模拟信号链+智能传感器、电源管理+功率器件+第三代半导体。 本报告主要内容包括AI芯片、处理器（CPU/GPU/FPGA/视频处理器）、存储器三部部分，对相关技术趋势做了简要描述，收集了这三个技术类别的100多家国产芯片厂商信息，并对其中的上市公司进行了量化分析和TOP10排名。此外，对于每一家收录的公司，我们都从核心技术、主要产品、应用场景和市场竞争力等方面进行了全方位画像分析。 报告目录 一、Chiplet与高性能计算（HPC）芯片 1.AI芯片、GPU、CPU、FPGA2.RISC-V架构的高性能处理器 二、CoWoS与先进封装 三、高带宽存储（HBM） 五、国产AI芯片/处理器/存储器厂商排行榜 1.Top10AI芯片公司2.Top10处理器芯片公司3.Top10存储器公司 六、125家国产AI芯片+处理器+存储器厂商汇编 1.国产厂商基本信息统计表2.厂商画像：技术亮点、主要产品、应用场景 七、结语与展望 一、Chiplet与高性能计算（HPC）芯片 Chiplet(芯粒) Chiplet也叫芯粒或小芯片，其实就是一个单独设计和制造的裸片，多个Chiplet互连起来，再以各种先进封装形式形成不同功能的完整芯片系统（一个芯片就可以实现一个复杂的系统功能）。传统的IP采用统一的接口标准即可固化为Chiplet，然后就可以像乐高积木一样拼凑出各种功能的芯片。如果这种模式能够按照设想的实现，复杂的芯片设计就可以简化、降低成本、快速面市，而且可以针对特定的应用进行定制。 Chiplet在一个平面中介层上实现的概念图。（来源：Cadence） 目前有能力在IC设计中实现Chiplet的基本都是大公司，比如AMD、英特尔和Marvell等，大部分中小IC设计公司还只是处在了解、探索和尝试阶段。然而，Chiplet的技术和应用前景已经得到业界认可，统一的行业标准也在加速推进中，相信很快就可以在不那么高端的芯片中看到Chiplet的身影。 Chiplet是最近AI芯片和高性能计算领域最火的话题，在芯片设计界有一句话是说，设计一款3nm制程的芯片并不困难，但是制造一块7nm芯片却让市值千亿的公司花费4年时间。而随着摩尔定律进入到2nm甚至1nm到了近乎原子级别，工艺、设备和材料难度呈几何级上升，而且成本高的吓人，也只有头部的巨头才能玩的起。所以随着芯片技术要求的不断提升，系统级芯片SoC开始显得力不从心，Chiplet技术悄然兴起。 像是大算力AI芯片、GPU和CPU芯片，计算单元+存储单元+I/O接口+电源管理等主要功能模块每个部分都至关重要在一个芯片上设计这么多模块，还要保证制造阶段的良率可以说难度不亚于“登天之道”，而chiplet可以说完美契合这一难题，使用模块化的设计方法，通过划分芯片为小块独立的单元来提升芯片的灵活性和可拓展性，使得不同功能晶粒更容易的集成到一个芯片上。 拆分后的芯片甚至可以交给不同的制程去做，各个模块并行开发测试，像是Intel和Nvidia均采用了chiplet开发其产品，既减小了设计难度，又加快了芯片研发进程，实现了更快的产品迭代。并且采用chiplet模块化的芯片良率得到的巨大提升，成本也比一整块的芯片低的多。 但是新技术就会带来新的挑战，Chiplet需要在有限的空间内实现芯片的高密度堆叠和信号的高密度互联，不同模块的电信号需要可靠稳定的通信，于是TSV（硅通孔）、CoWoS和InFO技术等应孕而生；模块多带来的复杂场影响效应也翻倍增长，不同模块的电信号、磁信号、散热、热应力等多物理场互相作用非常复杂，设计工程师和工艺工程师需要紧密配合，不断仿真模拟和改进工艺参数才能保证整个芯片的稳定和可靠。 模块化技术想要推广和发展离不开标准化和兼容性，软件和硬件都绕不开行业的统一标准，UCIe(UniversalChipletInterconnectExpress)就是Intel、ARM、AMD、TSMC和三星等十几家芯片设计和制造巨头联合推出的Chiplet标准，旨在通过统一的接口规范促进Chiplet技术的普及和应用。2023年9月Intel推出首个遵循UCIe连接规范的Chiplet测试芯片——PikeCreek，AMD的GenoaCPU和InstinctMI300GPU，Nvidia的Grace服务器CPU等均是Chiplet技术的产物。 Intel、AMD、Nvidia公司Chiplet芯片代表，图源：网络，制表深芯盟 Chiplet在高性能计算芯片的设计上显得至关重要，最先进的技术不一定一家公司全都掌握，一块高精尖芯片的诞生就像全球顶级供应链的整合，例如NVidia和AMD负责设计GPU核心，SK海力士和三星负责DRAM和缓存，各大IP公司拿出其加速芯片、互联管理芯片和电源芯片等，最终交给半导体芯片制造商台积电或Intel负责封装和制造，细看下来其中涉及到的公司可能就有十几家，协调如此庞大的队伍绝非易事，行业 联盟的标准化不仅可以降低成本还可以再一个封装体内部实现不同架构不同制程节点的chip互联。 HPC（HighPerformanceComputing）概述 高性能计算，是一种利用超级计算机实现并行计算的理论、方法、技术以及应用的技术科学，构建高性能计算系统的主要目的就是提高运算速度，要达到每秒万亿次级的计算速度，对系统的处理器、内存带宽、运算方式、系统I/O、存储等方面的要求都十分高。它通过聚合结构，利用多台计算机和存储设备，故具有高速处理能力、高性能网络和大内存容量的特点，能够执行大量并行处理，为探索科学、工程及商业领域中的重大难题提供强大支持。 HPC有如下特点： 1.高速计算能力：HPC系统能够处理大规模的计算任务，并在较短的时间内完成复杂的计算任务。 2.大规模并行处理：HPC系统通常采用并行计算技术，将计算任务分成多个子任务并同时进行处理，以提高计算效率。 3.大规模数据处理：HPC系统能够处理大规模数据集，进行高速的数据处理和分析。 4.深度学习和机器学习：HPC系统在深度学习、机器学习等领域具有较高的应用价值，可以加速模型训练和推理过程。 5.高可靠性和稳定性：HPC系统通常具有冗余设计和高可靠性，确保系统的稳定运行和数据的安全性。 6.高能效性：HPC系统在设计上通常考虑了能效问题，通过优化硬件架构和软件算法等方式降低能耗，提高能效。 7.高吞吐量：HPC系统能够实现高吞吐量的计算和数据处理，满足大规模数据分析和处理的需求。 目前，主流的高性能计算芯片涵盖了很多种类的芯片，例如CPU、GPU、FPGA、ASIC、DPU等，如下表格详细列出了各种芯片的特点和优劣势。 根据上述的高性能芯片的不同种类大致罗列下目前主流的巨头公司和其最新的产品： CPU(CentralProcessingUnit)： --Intel:Xeon系列，针对服务器市场；Core系列，面向消费级市场；--AMD:EPYC系列，针对服务器市场；Ryzen系列，面向消费级市场。 GPU(GraphicsProcessingUnit) --NVIDIA:GeForce系列，面向游戏市场；Quadro/Tesla/Ampere系列，针对专业工作站和数据中心。 --AMD:Radeon系列，面向游戏市场；Instinct系列针对数据中心和高性能计算。 FPGA(Field-ProgrammableGateArray) --Xilinx:Virtex、Kintex、Zynq系列。--Intel(Altera):Stratix、Arria、Cyclone系列。 ASIC(Application-SpecificIntegratedCircuit) --Google:TPU(TensorProcessingUnit)，专为机器学习设计。--Bitmain:用于加密货币挖掘的ASIC芯片。 DPU(DataProcessingUnit) --NVIDIA:BlueFieldDPU，用于数据中心加速。--PensandoSystems:ElbaDPU，用于网络和存储加速。 NPU(NeuralProcessingUnit) --NVIDIA:TensorCores，集成在其GPU中，用于加速深度学习。--Cambricon(寒武纪):MLU系列，面向人工智能加速。 RISC-V架构的高性能处理器 “开源RISC-V能不能高性能计算”？RISC-V作为发展了近14年的“老”架构，一直没有爆火是其生态相对较弱，纯开源可魔改，自主定义无需授权，让众多苦ARM久矣的厂商甘之如饴，在指令集和微架构上进行定制优化就能够打造高性能的处理器，诸如SiFive、Andes、阿里平头哥、中科院计算所等公司发布的RISC-V指令架构CPU，都摒弃了ARM指令架构中很多冗余的部分，专注于低功耗和高性能AI专用SoC部分设 计，性能功耗比相较于同级别ARM核心均领先不少。 近几个月最火的就是4月25日中科院计算所带队，联合北京开源芯片研究院、腾讯、阿里、中兴通讯、中科创达、奕斯伟、算能等组成了联合研发团队，发布的第三代“香山”开源高性能RISC-V处理器内核，是在国际上首次基于开源模式、使用敏捷开发方法、联合开发的处理器核，性能水平进入全球第一梯队，成为国际开源社区性能最强、最活跃的RISC-V处理器核心。 RISC-V作为最年级的新生代处理器架构，虽目前不能与老牌CPU和GPU在算力和性能上抗衡，绝对性能也落后于市面上的ARM核或x86核，但是作为全新和开源架构，本着开源、开放和规范一路走来，从2021年第一代雁栖湖架构的质疑“性能比不过ARMA76，低主频有何用？”到如今南湖架构的流片，（南湖架构-14nm工艺频率达到 2GHz，SPECCPU分值达到10分/GHz），以及下一代昆明湖架构的紧密研发，无一例外的不在彰显着中国科研团队在全球开源架构所作出的贡献。 无独有偶，SiFive在2024RISC-V欧洲峰会上宣布SiFiveEssential系列产品的重大升级，其最新的RISC-V的嵌入式设备芯片拥有8种不同的32位/64位核心配置,改进的L2缓存和增强的L1缓存,开源可定制的自由处理器IP，在面积和功耗都绝佳的RISC-V架构是目前最有潜力颠覆AI芯片行业的种子选手。 二、CoWoS与先进封装 CoWoS初看听陌生，实际上是芯片封装由2D向3D发展的产物，在芯片不断迭代过程中的一种封装形式。现阶段主流的系统级封装形式： (1)2.5D封装(Interposer、RDL)(2)3D封装(TSV)(3)倒装FC(FlipChip)(4)凸块(Bumping)(5)晶圆级封装WLP(WaferLevelPackage)(6)CoWoS(ChiponWaferonSubstrate)(7)InFO(IntegratedFan-Out)(8)EMIB(EmbeddedMulti-die InterconnectBridge) CoWoS正是一种目前台积电主推的2.5D封装形式，chip被放在带有内布线的中介层（Interposer）上，通过芯片上的微小凸块(Bumping)与中介层键合，实现彼此的信号互联。中介层通过硅通孔（TSV）将信号引到另一面，通过锡球或者凸点连接到PCB封装基板上，这种设计将原先需要2D平面（都放置在基板上）的die堆叠起来，极大的提升了芯片集成度，并且die与die之间的距离大大缩短，高速信号的互联和数据传输的时延降低了几个数量级。此类封装拥有超高布线密度（L/S：0.4/0.4微米），超高I/O密度（大于400μbumps/mm²）和I/O间距可扩展性，并且异构芯片和光学、电