OpenChiplet 规范概述
小芯片简介
- 小芯片是功能性的、经过验证的、可重用的物理 IP 块，通过打包技术互连。
- 包含 14nm I/O 管芯（DDR4、Infinity Fabric、PCIe4、IO）和 7nm 计算管芯（8 核心/模具）。
- AMD 于 2018 年 11 月首次提出小芯片概念，即从同质芯片设计中拆分关键知识产权模块并重新整合。
Google 的历史与愿景
- 2020 年 11 月，Google 推出 OCP（开放计算项目）的 OpenChiplet 规范。
- 目标：在 HPC、云和数据加速领域实现业务拆分，推动开放式创新和协作。
- 面临挑战：市场碎片化、专有标准和封闭应用场景。
OpenChiplet 规范需求
- 未来基于 DSA 的系统需要打破“鸡和蛋”的困境，即没有标准导致供应商和客户均不愿采用小芯片。
- 系统要求：可管理性、安全性、制造可行性和可测试性、物理足迹。
OpenChiplet 规范全栈
- 规范发布在 GitHub：https://github.com/google/open-chiplet。
- 分层架构：OCSA（安全代理）、OCML（管理层）、OCBL（构建层）、OCPL（物理层）、OCTL（传输层）、OCHS（高速层）。
各层详解
- OCML（管理层）：允许带外管理，提供实时芯片监测和环境遥测数据，支持 MIPI I3C 硬件接口和 SW API 访问寄存器，实现“即插即用”发现机制。
- OCSA（安全代理）：研究安全模型，确保启动时对所有小芯片的信任，采用“机场模式”和加密密钥交换。
- OCBL（构建层）：指定小芯片构建方式，包括辅助接口、DFT 和系统级测试，需功能性 BIST 和修复能力。
- OCPL（物理层）：定义小芯片形状因子和凹凸贴图，支持硅和有机中介层，标准化模具区域，支持热管理和电气需求。
- OCTL（传输层）：支持高带宽数据传输，涵盖 PIPE（PCIe、CXL、CCIX）、xDII（以太网）、DFI（HBM、DDR）、ARM 系统总线等。
- OCHS（高速层）：涵盖模拟 I/O 用例，如硅光子学、无线收发器、传感器和换能器。
示例系统
- 三个加速器模块（CPU、ML、视频编码器）连接到公共集线器，由系统控制器管理，两个 IO 小芯片提供高速或模拟 I/O。
呼吁行动
- 邀请硅和系统供应链的利益相关者共同推动 OpenChiplet 规范的标准化和协作。
