走进“芯”时代系列之七十六：HBM之“设备材料”深度分析：HBM迭代，3D混合键合成设备材料发力点

HBM迭代，3D混合键合成设备材料发力点 分析师：孙远峰S0910522120001分析师：王海维S0910523020005 2024年3月4日 本报告仅供华金证券客户中的专业投资者参考请仔细阅读在本报告尾部的重要法律声明 HBM技术迭代，3D混合键合助力设备材料 ØHBM加速迭代，市场空间足：HBM突破“内存墙”，实现高带宽高容量，成为AI芯片最强辅助，我们认为HBM将持续迭代，I/O口数量以及单I/O口速率将逐渐提升，HBM3以及HBM3e逐渐成为AI服务器主流配置，且产品周期相对较长，单颗容量及配置颗数逐步增加，预计HBM4于2026年发布。2024年全球HBM市场有望超百亿美元，市场空间足，国产供应链加速配套。 ØHBM3海力士率先引入MR-MUF，HBM4剑指混合键合：当前HBM采用“TSV+Bumping”+TCB键合方式堆叠（TSV一般由晶圆厂完成，封测厂可在堆叠环节进行配套），但随着堆叠层数的增加散热效率很差，TCB不再满足需求，海力士率先引入MR-MUF回归大规模回流焊工艺，芯片之间用液态环氧模塑料作为填充材料，导热率比TC-NCF中的非导电薄膜高很多，但海力士也预计HBM4会引入混合键合Hybrid Bonding方案，取消互连凸块。我们预判当前HBM主流依然是TCB压合，MR-MUF方案为过渡方案，未来混合键合是大趋势。液态塑封料LMC依然是晶圆级封装至关重要的半导体材料之一。 Ø混合键合与TSV是3D封装的核心，HBM“连接”与“堆叠”带来设备材料端发展新机遇：混合键合分为晶圆对晶圆W2W和芯片对晶圆D2W，3D NAND使用W2W，典型案例为长鑫存储的Xstacking，CMOS层+存储层采用W2W混合键合方案，预计HBM未来亦会采用W2W方案，W2W与D2W方案相比一般应用于良率非常高的晶圆，避免损失。根据我们产业链研究，混合键合将充分带动永久键合设备与减薄+CMP需求，根据BESI官方数据，预计存储领域未来贡献混合键合设备明显增量，保守预计2026年需求量超过200台，减薄+CMP亦成为重要一环。当前HBM方案主要带动固晶机、临时键合与解键合、塑封装备以及TSV所需的PECVD、电镀、CMP等设备；材料端则是TSV电镀液、塑封料等。 Ø相关标的：包括封测环节：通富微电（先进封装）、长电科技（先进封装）等；设备环节：拓荆科技（PECVD+ALD+键合设备）、华海清科（减薄+CMP）、华卓精科（拟上市，键合设备）、芯源微（临时键合与解键合）等；材料环节：华海诚科（环氧塑封料）、天承科技（RDL+TSV电镀添加剂）、艾森股份（先进封装电镀）等 Ø风险提示：行业与市场波动风险，国际贸易摩擦风险，新技术、新工艺、新产品无法如期产业化风险，产能扩张进度不及预期风险，行业竞争加剧风险。 目录 HBM—突破“内存墙” AI算力快速迭代，HBM为最强辅助 HBM核心—“连接”与“堆叠”，3D混合键合成趋势 HBM核心设备材料，替代进行时 相关标的 风险提示 HBM—突破“内存墙” ØCPU与存储之间“内存墙”：随着摩尔定律的不断迭代，CPU运行速度快速提升，CPU主频高达5GHz，而DRAM内存性能取决于电容充放电速度以及DRAM与CPU之间的接口带宽，存储性能提升远慢于CPU，DRAM内存带宽成为制约计算机性能发展的重要瓶颈； HBM—突破“内存墙” DRAM概念 Ø典型的DRAM中，每个芯片有八个DQ引脚（数据传输路径，用作处理器和存储器之间通信的数据总线，必须具备读写功能，所以具备双向特性），即数据输入/输出引脚；Ø组成DIMM模块单元后（双列直插式存储模块，安装在PCB板上的存储模块，包含多个存储芯片，被用作PC或者服务器中的主存储单元），共有64个DQ引脚。随着数据处理速度等方面的要求不断提高，数据传输量也不断增加，传统DRAMDQ引脚的数量已无法保证数据快速通过；Ø传统DRAM需要大量空间与CPU/GPU等处理器通信，同时封装的形式看需要通过引线键合或PCB进行连接，DRAM不可能对海量数据进行并行处理。 HBM概念 Ø随着2.5D/3D系统级封装（SiP）和硅通孔（TSV）技术日益成熟，为高带宽、大容量的存储器产品提供基础；Ø高带宽存储器HBM（HighbandMemory）使用硅通孔TSV和微凸块技术垂直堆叠多个DRAM可以显著提升数据处理速度，性能提升的同时尺寸有所减少；Ø2013年开始，JEDEC制定了高带宽存储器系列标准（包括HBM,HBM2，HBM2E,HBM3），其中，HBM3相比2代标准有显著的提升，芯片单个引脚速率达到6.4Gbit/s，总带宽超过1TB/S。 PHY接口通过中间介质层与CPU/GPU/SoC直接高速相连，直接存取DA接口提供HBM中多层DRAM芯片的测试通道。 HBM技术特点—高速/高带宽 ØHBM2E和HBM3的单引脚最大输入/输出（I/O）速度分别达3.2Gbit/s和6.4Gbit/s，低于GDDR5存储器的7Gbit/s，但HBM的堆栈方式可通过更多的I/O数量使总带宽远高于GDDR5；例如HBM2带宽可以达到307 GB/s； Ø海力士官网数据显示：HBM3E的数据处理速度，相当于可以在1s内下载230部全高清（FHD）级电影（每部5千兆字节，5GB），优化后可用于处理人工智能领域的海量数据。 HBM结构特点—可扩展容量 HBM结构特点—可扩展容量 HBM技术特点—更低功耗 Ø采用微凸块和TSV技术，存储和算力芯片信号传输路径短，单引脚I/O速率较低，使HBM具备更好的内存功耗能效特性；Ø以DDR3存储器单引脚I/O带宽功耗为基准，HBM2的 I/O功耗比明显低于DDR3/DDR4和GDDR5，相比于GDDR5存储器，HBM2的单引脚I/O带宽功耗比数值降低42%。 HBM性能迭代趋势 目录 HBM—突破“内存墙” AI算力快速迭代，HBM为最强辅助 HBM核心—“连接”与“堆叠”，3D混合键合成趋势 HBM核心设备材料，替代进行时 相关标的 风险提示 美国算力芯片禁令 Ø由于BIS 2022年针对高算力芯片的规则3A090管控指标较高，英伟达等厂商通过降低芯片互联速率方式对中国持续供应，同时，美国商务部认为中国企业通过海外子公司或者其他海外渠道，规避许可证相关规定获取先进计算芯片。2023年新规修改了3A090芯片及相关物项的技术指标，扩大了针对高算力芯片的许可证要求及直接产品原则的适用范围，并增加了先进计算最终用途管控。 •总处理性能为2400-4800，且性能密度为1.6（包含本数）至5.92以下（不包含本数）；•总处理性能为1600或以上，且性能密度为3.2（包含本数）至5.92以下（不包含本数） 备注：TPP（Total processing performance）PD（Performance Density） AI算力带动HBM成最强“辅助” HBM供给侧趋势 ü从三大家HBM供给侧趋势看，HBM3及以上版本逐渐成为主流，从容量看24GB/32GB逐渐替代16GB成为主流配置； üHBM4预计于2026年开始量产；ü工艺节点看，HBM3e三星和海力士的制程节点为1 alpha，美光为1 beta；ü海力士与三星占据主要市场份额；ü假设2023年和2024年HBM单价分别为15美元/12美元，2024年HBM市场规模预计为120亿美元。 目录 HBM—突破“内存墙” AI算力快速迭代，HBM为最强辅助 HBM核心—“连接”与“堆叠”，3D混合键合成趋势 HBM核心设备材料，替代进行时 相关标的 风险提示 HBM制造核心：TSV和封装 HBM制造核心：TSV和封装 2.5D封装中TSV结构图 TSV分类（按时间顺序） TSV工艺流程（通用） TSV工艺流程（应用于2.5D硅中介层） üRDL/微凸点加工：•线宽小于1μm的RDL，需要用到镶嵌（大马士革 工艺）；•线宽大于1μm的RDL，可采用厚膜掩膜电镀加成式工艺实现ü衬底减薄： •无TSV孔：仅需要处理硅材料，只要保证平整度； •有TSV孔：先将TSV从衬底背面露铜，考虑硅与TSV填充材料（铜）的同步研磨或抛光，控制不能导通或者污染硅衬底。 TSV工艺流程（存储中3D堆叠用途） HBM制造工艺流程 HBM工艺流程中所需设备 HBM堆叠核心：MR-MUF(向上堆叠方式） ØSK海力士表示，通过先进的MR-MUF堆叠技术加强了工艺效率和产品性能的稳定性；随着对高速高容量的需求不断增加，散热问题预计将成为HBM产品持续迭代的重大技术障碍；ØMR-MUF：将半导体芯片堆叠后，为了保护芯片和芯片之间的电路，在其空间中注入液体形态的保护材料，并固化的封装工艺技术。与每堆叠一个芯片铺上薄膜型材料的方式对比工艺效率高，散热方面也更有效；Ø具体步骤：1）连接芯片的微凸块采用金属塑封材料；2）一次性融化所有的微凸块，连接芯片与电路；3）芯片与芯片之间或者芯片与载板之间的间隙填充，绝缘和塑封同时完成图：MR-MUF工艺流程 HBM堆叠核心：MR-MUF与TC-NCF对比 üTC-NCF在高温下通过间隙填充模塑渗透微凸块，同时需要外力；üMR-MUF键合的关键技术：①芯片翘曲控制；②间隙填充-MUF材料；ü芯片翘曲控制和规模量产良率有关；MUF与芯片之间的空隙可靠性有关。 MR-MUF（Mass Reflow – Molded Underfill） üMR-MUF：芯片之间用环氧模塑料作为填充材料，导热率比TC-NCF中的非导电薄膜高很多，鉴于GPU等高功率芯片散热管理的重要性，这是重要的优势之一； üMR-MUF使用传统的倒装芯片大规模回流焊工艺堆叠芯片（整个吞吐量高得多）批量工艺堆栈整体执行一次回流焊。图：TC-NCF与MR-MUF结温（实际半导体芯片的最高温度，器件结温越低越好） MR-MUF（Mass Reflow – Molded Underfill） üMR-MUF挑战一：控制芯片翘曲 •对于非常薄的芯片实现高堆叠，如果翘曲太大，就会导致结形成不精确。而TCB的优点便是可以更好地解决翘曲的问题，这也是TCB成为HBM封装第一种主流技术的原因；•英特尔在封装形式上相比OSAT封测厂和代工封装更广泛采用TCB，英特尔的专利细节较少，海力士的方法是在晶圆背面沉积一层预应力薄膜来控制翘曲，此前HBM封装多采用TCB。 MR-MUF（Mass Reflow – Molded Underfill） üMR-MUF挑战二：确保EMC填充没有空隙 •底部填充的作用是为凸块提供支撑，但如果底填胶中存在空隙则会减弱支撑；同时更密集的凸块和更窄的间隙使HBM的底部填充胶的分布难度系数更高； •SK海力士优化了3个方面：1）定制芯片面朝下的模塑工具；2）EMC点胶的方式；3）EMC不放置在两个stack之间，减少气流导致结构中滞留空气从而产生空隙。图：芯片面朝下（左）/晶圆级MUF点胶方式（右）/EMC放置的位置（下） 不同类型底部填充工艺 晶圆级封装采用非导电膜NCF ü芯片贴合3有3种主要方法：1）MR，2）TCNCP，3）LAB ü预填充过程中，芯片级封装和晶圆级封装采用的填充方法有所不同，对于芯片级封装，可以选择NCP或者NCF，对于晶圆级封装，NCF被作为底部填充的主材。 晶圆级封装，TC-NCF üNCF是一种在芯片之间使用薄膜进行堆叠的方法，NCF与MR-MUF相比，导热率较低；速度较慢；üSK海力士在HBM2e中使用TC-NCF（ThermoCompression – Non-Conductive Film） HBM堆叠技术发展趋势 HBM测试 üHBM采用多层“已知良好堆叠芯片KGSD”设计，将4层或更多层的DRAM芯片堆叠在基础逻辑芯片上，每层KGSD采用大量的TSV和微凸块，对HBM产品的测试技术提出重要挑战；